SU1608703A1

SU1608703A1 - Устройство дл извлечени квадратного корн из суммы квадратов двух напр жений

Info

Publication number: SU1608703A1
Application number: SU884642509A
Authority: SU
Inventors: Михаил Максович Ерихов
Original assignee: Ленинградский Политехнический Институт Им.М.И.Калинина
Priority date: 1988-12-26
Filing date: 1988-12-26
Publication date: 1990-11-23

Abstract

Изобретение предназначено дл использовани в системах преобразовательной техники, аналоговой вычислительной техники, электроприводах посто нного тока и системах автоматики различного назначени . Цель изобретени - повышение точности и расширение области применени путем повышени коэффициента усилени по мощности. В устройстве использован принцип широтно-частотно-импульсной модул ции, котора осуществл етс вторым компаратором 12, выдающим импульс включени п того ключа 20 длительностью Δ Τ = Τ√X² +Y²/Y, Y = MAX{/X/,/Y/}, X = MIN {/X/, /Y/ }, где Τ - посто нна времени интеграторов 7, 8, 9. Частотно-импульсна модул ци обеспечиваетс введением источника 14 опорного напр жени и третьего компаратора 13, моменты срабатывани которого определ ют период выходных импульсов T=ΤU_оп/Y, @ U_оп - напр жение источника 14 опорного напр жени . При этом обеспечиваетс строгое соблюдение требуемой зависимости √X² + Y². Благодар тому, что п тый ключ 20 подключен к шине посто нного напр жени , достигаетс большой коэффициент усилени по мощности. Четвертый компаратор 16 и второй сумматор 15 вы вл ют знак производной сигнала на первом входе второго компаратора 12 и коммутируют выходной сигнал второго компаратора 12 на входы RS-триггера 19, что обеспечивает формирование только одного на периоде дискретизации импульса управлени п тым ключом 20, предотвраща его "дребезг". 2 ил.

Description

Изобретение предназначено для использования в системах преобразовательной, аналоговой вычислительной техники, электроприводах постоянного тока, системах автоматики различного назначения.

Пель изобретения - повышение точности и расширение области применения путем повышения коэффициента уси- |θ пения по- мощности.

На фиг. 1 представлена функциональная схема устройства; на фиг. 2 временные диаграммы работы устройства. 15

Устройство содержит первый 1 и второй 2 блоки выделения модуля, первый 3, второй 4, третий 5 и четвертый 6 ключи, первый 7, второй 8 и третий 9 интегратору, первый сумматор 20 10, первый 11, второй 12 и третий 13 компараторы, источник 14 опорного напряжения, второй сумматор 15, четвертый компаратор 16, элемент НЕ-И 17, элемент И 18, RS-триггер 19, пятый 25 ключ 20.

Устройство работает следующим образом.

'Первый компаратор 11 и ключи 3-6 коммутируют модули входных напряжений 39 таким образом, что на вход первого интегратора 7 поступает наименьшее напряжение х = min £ | х| , , . а на вход второго интегратора 8 - наибольшее у = щах рх(, Если коэффициенты усиления интеграторов 7-9 выбраны равным 1/с, 1/0, 2/<У соответственно ( Ъ - постоянная времени интеграторов) , а коэффициенты усиления по первому и второму вводам второго компаратора 12 равными 1 и 1/2, то моменты срабатывания t, и t₂ второго компаратора 12 определяются квадрат- ным уравнением £ Л»

A. t / Α«· Л, \ t X Λ

О, откуда длительность выходного импульса устройства составляет

Ac = t_z- t, = L· ->] X + у /у.

Срабатывание третьего компаратора 13 произойдет в момент совпадения интеграла напряжения у с опорным напряжением U_on= const:

т = ^и_оп/? ·

При этом выдается импульс, обнуляющий интеграторы 7-9, длителность которого определяется инерционными свойствами второго интегратора 8 и третьего компаратора 13.

Таким образом, постоянная составляющая последовательности выходных импульсов устройства ^и(Р»х= М* /Т =Е₀ ⁺ У^2/иоп в точности пропорциональна требуемой функции входных напряжений.

В моменты переключения второго компаратора 12 под действием помех, присутствующих во входных сигналах х и у, а также при малых углах пересечения входных сигналов второго компаратора 12 в течение малого промежутка времени может наблюдаться серия многократных переключений компаратора 12. Эти переключения, ввиду их кратковременности, мало сказываются на точности воспроизводимой функциональной зависимости -Jx'¹ + у\ однако такой режим работы крайне неблагоприятен для·работы пятого ключа 20, поскольку при этом резко ухудшаются его энергетические характеристики. Для исключения явления дребезга в устройство вводят второй сумматор 15, четвертый компаратор 16, элементы НЕ-И 17 и И 18, RS-триггер 19.

Коэффициенты усиления второго сумматора 15 выбираются единичными по обоим входам, коэффициенты усиления четвертого компаратора 16 равны. 1 и 2 по первому и второму входам соответственно. Таким образом, 40 при условии

2yt/c<x + у, что соответствует отрицательности производной выходного сигнала U₄₂ , ’ 45 первого сумматора 10, выходной сиг• нал четвертого компаратора 16 имеет' •уровень логической 1.

Следовательно, при первом на периоде совпадении входных сигналов 5θ U_<2 и и_<г второго компаратора 12 в момент времени t4 на выходе элемента И 18 появится логическая 1, RS-триггер перейдет в состояние 1 и будет находиться в нем до тех пор, пока знак производной duj₂/dt не изменится (выходной сигнал четвертогс компаратора 16 будет иметь уровень логического 0), при этом компаратор 12 перейдет в состояние логиче5 в момент времени . Тог- Таким , на периоде дискретизации и t₂ совпадения ^{й и} Λ на фиг.2.

ского да через элемент НЕ-И 17 на вход RS-триггера 19 поступит сигнал обнуления и RS-триггер 19 перейдет в новое устойчивое состояние образом возможны только два переключения пятого ключа 20, соответствующие различным точкам t<

Сф/налов U

Поскольку напряжение на информационном входе пятого ключа 20 может быть ходнёе напряжение устройства будет во много раз превосходить уровень входных напряжений.

выбрано достаточно большим, вы-

Claims

Формула

Ус [ратнй 'напряжений рой.блоки вьщеления модуля, входы которых являются соответственно пер„вым и вторым входами устройства, выход первого блока выделения модуля соединен с первым входом первого компаратора и с информационными входами первого и второго ключей рого к и и и изобретения тройство для извлечения квад- . го корня из суммы квадратов двух , содержащее первый и вто”, выход втоблока выделения модуля подключен второму входу первого компаратора к информационным входам третьего четвертого ключей, неинвертирующий инвертирующий выходы первого компаратора соединены с управляющими вхосоответственно первого и четверключей и второго и третьего клю— выходы второго и четвертого клюс первым неипвертируюинвертирующему входу первого дами того чей, чей •Соединены с первым входом второго компаратора, щим зходом первого сумматора и через первый интегратор подключены к первому сумматора, выходы первого и третьего

1608703 6 ключей через последовательно включенные второй и третий интеграторы соединены с вторым неинвертирующим входом первого сумматора, второй инвертирующий вход которого подключен к выходу второго интегратора, вход обнуления которого соединен с входами обнуления первого и третьего интеграторов, выход первого сумматора подключен к второму входу второго компаратора, пятый ключ, выход которого является выходом устройства, отличающееся тем, что, с целью повышения точности и расширения' области применения путем повышения коэффициента усиления по мощности, в него введены второй сумматор , третий и четвертый компараторы, эле20 менты И и НЕ-И, RS-триггер и источник опорного напряжения, причем выходы второго и третьего ключей соединены соответственно с первым и вторым входами второго сумматора, выход 25 которого подключен к первому входу четвертого компаратора, второй вход которого соединен с выходом второго интегратора, а выход четвертого компаратора подключен к первым входам 30 элементов И и НЕ-И, вторые входы которых соединены с выходом второго компаратора, выходы элементов НЕ-И и И подключены соответственно к R- и

S-входам RS-триггера, выход которого соединен с управляющим входом пятого ключа, информационный вход которого подключен к шине постоянного напряжения, выход источника опорного напряжения соединен с первым входом третьдд его компаратора, выход которого подключен к входу обнуления третьего интегратора, информационный вход которого соединен с вторым входом третьего компаратора.