SU1598186A1

SU1598186A1 - Устройство дл приема узкополосных сигналов частотной телеграфии

Info

Publication number: SU1598186A1
Application number: SU874333189A
Authority: SU
Inventors: Павел Владимирович Белов; Игорь Иванович Быстров; Геннадий Николаевич Иванов; Виктор Эдуардович Кельмишкейт; Светлана Владимировна Кержанович; Вадим Ильич Орлов; Андрей Викторович Семенов
Original assignee: Московский институт радиотехники, электроники и автоматики
Priority date: 1987-11-24
Filing date: 1987-11-24
Publication date: 1990-10-07

Abstract

Изобретение относитс к радиосв зи. Цель изобретени - повышение помехоустойчивости. Устройство содержит радиоприемный блок 14, умножители 16 и 17, блоки 18 и 19 вычислени весовых коэффициентов и фазовращатель 15. Принимаема смесь сигнала и помехи с выхода каждого радиоприемного блока 14 I-го канала разнесени на промежуточной частоте поступает на два умножител 16 и 17 и два блока 18 и 19 вычислени весовых коэффициентов, на первые умножитель 16 и блок 18 вычислени весовых коэффициентов непосредственно, а на вторые умножитель 17 и блок 19 вычислени весовых коэффициентов через фазовращатель 15 на ϕ/2, что обеспечивает разложение сигнала на квадратурные составл ющие. Сигнал на выходах умножителей 16 и 17 есть выходной сигнал канала разнесени , умноженный на действительную величину весового коэффициента. При вычислении текущего значени весового коэффициента используетс структура сигнала, а следовательно, устройство обладает большей помехоустойчивостью приема сигналов частотной телеграфии. 2 ил.

Description

Заказ 3072

Тираж 53

Подписное

.ВНИШ1И Государственного комитета по изобретени м и открыти м при ГКНТ СССР 113035, Москва, Ж-35, Раушска наб., д, 4/5

Производственно-издательский комбинат Патент, г. Ужгород, ул. Гагарина, 101

Claims

Формула изобретения

Устройство для приема узкополосных сигналов частотной телеграфии, содержащее первый блок задержки, последовательно соединенные первый сумматор, ограничитель, детектор,фильтр нижних частот и регенератор информационных символов, а в каждом канале антенну, подключенную к входу радиоприемного блока, и два умножителя, выходы которых подключены к входам первого сумматора, отличающее с я тем, что, с целью повышения помехоустойчивости, введены второй 20 блок задержки, два полосовых фильтра, блок цикловой синхронизации, кодопреобразователь и регистр, выходы которого соединены с первыми входами кодопреобразователя, второй вход которого соединен с входом второго блока задержки и с выходом блока цикловой синхронизации, первый вход которого подключен к первому выходу регенератора информационных символов и к первому входу регистра, второй . вход которого соединен с вторым выходом регенератора информационных символов, с вторым входом блока цифровой синхронизации и с входом первого блока задержки, выход первого сумматора соединен с входами первого и второго полосовых фильтров, а в каждый канал введены первый и второй блоки вычисления весовых коэффициентов и фазовращатель, вход которого подключен к выходу радиоприемного блока, к первому входу первого умножителя и к первому входу первого блока вычисления весовых коэффициентов, выход которого подключен к второму входу первого умножителя, выход фазовращателя соединен с первым входом второго умножителя и с первым входом второго блока вычисления весовых коэффициентов, выход которого подключен к второму входу второго умножителя, с второго по седьмой входы первого и второго блоков вычисления весовых коэффициентов соединены соответственно с выходами первого и второго полосовых фильтров и первого блока задержки, с вторым входом регистра, с выходами второго блока задержки и кодопреобразователя , при этом каждый блок вычисления 5 весовых коэффициентов содержит накопитель, инвертор, три сумматора, два многоканальных ключа, два узла памяти, два коммутатора, два ключа, два интегратора и первый и второй смеси10 тели, выходы которых соединены с первыми входами соответственно первого и второго интеграторов, выходы которых подключены к первым входам соответственно первого и второго 15 ключей, выходы которых соединены с первыми входами соответственно первого и второго коммутаторов, выходы которых соединены с первыми входами соответственно первого и второго узлов памяти, выходы которых подклют мены к первым входам соответственно первого и второго многоканальных ключей, выходы которых соединены с входами соответственно второго и 25 третьего сумматоров, выход второго сумматора соединен с первым входом четвертого сумматора, второй вход которого подключен к выходу инвертора, вход которого подключен к выходу 30 третьего сумматора, выход четвертого сумматора соединен с входом накопителя, выход первого блока памяти соединен с вторыми входами второго многоканального ключа, первые входы которого подключены к вторым входам первого многоканального ключа, третьи входы которого соединены с третьими входами второго многоканального ключа, второй вход первого узла памяти 40 соединен с вторым входом второго уз-. ла памяти, вторые входы первого и второго коммутаторов объединены и подключены к объединенным вторым входам первого и второго интеграторов, 45 второй вход первого ключа соединен с вторым входом второго ключа, первый вход первого смесителя подключен к первому входу второго смесителя и является первым входом блока вычисле50 ния весовых коэффициентов, с второго по седьмой входами которого являются соответственно вторые входы первого и второго смесителей,первого инте1— ратора, первого ключа, первого узла памяти и третий вход первого многоканального ключа, выход накопителя является выходом блока вычисления весовых коэффициентов.