SU1596474A2 - Устройство дискретного фазировани - Google Patents

Устройство дискретного фазировани Download PDF

Info

Publication number
SU1596474A2
SU1596474A2 SU894644583A SU4644583A SU1596474A2 SU 1596474 A2 SU1596474 A2 SU 1596474A2 SU 894644583 A SU894644583 A SU 894644583A SU 4644583 A SU4644583 A SU 4644583A SU 1596474 A2 SU1596474 A2 SU 1596474A2
Authority
SU
USSR - Soviet Union
Prior art keywords
output
phase discriminator
input
signal
discriminator
Prior art date
Application number
SU894644583A
Other languages
English (en)
Inventor
Светлана Алексеевна Корниенко
Александр Сергеевич Еремин
Владимир Иванович Стариков
Original Assignee
Предприятие П/Я А-3759
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-3759 filed Critical Предприятие П/Я А-3759
Priority to SU894644583A priority Critical patent/SU1596474A2/ru
Application granted granted Critical
Publication of SU1596474A2 publication Critical patent/SU1596474A2/ru

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

Изобретение относитс  к автоматике и радиоэлектронике. Цель изобретени  - повышение помехоустойчивости путем исключени  ложной подстройки частоты задающего г-ра. Устройство содержит фазовый дискриминатор (ФД) 1, блок управлени  2, задающий г-р 9. Введение инвертора 10, дополнительного ФД 11 и элементов ИЛИ 12 и 13 позвол ет сформировать сигнал, запрещающий прохождение сигнала, по вившегос  в результате краевых искажений на выходе ФД 1. Таким образом , на двух ФД 1 и 11 на их разноименных выходах одновременно по вл ютс  сигналы (один добавлени , другой вычитани ), запрещающие друг друга, в результате чего г-р 9 свою частоту не мен ет. Сигнал управлени  блок управлени  2 будет вырабатывать только за счет расхождени  фаз. 2 ил.

Description

ел
CJD СП) 4; N{
ho
Фш.1
Bbixod
Изобретение относитс  к -автоматике и радиоэлектронике и может использоватьс  в высокоскоростной аппаратуре передачи данных.
Цель изобретени  - повышение помехоустойчивости путем исключени  ложной подстройки частоты задающего генератора.
На фиг,1 представлена структурна  Q электрическа  схема предлагаемого устройства дискретного фазировани ; на фиг.2 - временные диаграммы, по сн ющие работу устройства дискретного фазировани .f5
Устройство дискретного фазировани  содержит фазовый дискриминатор 1, блок 2 управлени , состо щий из элементов И 3 и 4, реверсивного счетчика 5, элементов И-НЕ 6 и 7.и пре- 20 образовател  8 код-аналог, задаюий генератор 9, инвертор 10, дополнительный фазовый дискриминатор 11, первый и-второй элементы ИЛИ 12 и J3.
Устройство дискретного фазировани  25 аботает следующим образом. На первые входы фазового дискримиатора 1 и дополнительного фазового искриминатора 11 поступают искаженные посьтки фиг,2а, на второй вход. . ЗО азового дискриминатора 1 - посьшки от задающего генератора фиг.26, на второй вход дополнительного фазового дискриминатора 11 поступают посыпки - фиг.2в.35
Рассмотрим случай, когда системй фазирована. При этом на фазовый дискриминатор 1 поступают посыпки задающего генератора 9 непосредственно, на вход дополнительного фазового ди- дд скриминатора 11 посылки генератора инвертируютс  с помощью инвертора 10 и на одном из выходов вырабатываетс  ложный сигнал рассогласовани  фиг.2м.
Этот вьщеленньА сигнал по вилс  45 на противоположном выходе по сравне нию с выходом фазового дискриминато ра 1 и сигнал вычитани  с второго выхода дополнительного фазового дискриминатора 11 поступает через первый jg а второй элементы ИЛИ 12 и 13, на
блок 2, на элементы И 3 и 4, на выхог дах которых по вл ютс  одновременно сигналы добавлени  и вычитани , поступающие на входы реверсивного счетчика 5. В результате чего реверсивный счетчик 5 находитс  в исходном состо нии, преобразователь 8 состо ни  не мен ет. Выделение ложных сигналов рассогласовани  с помощью дополнительного фазового дискриминатора 11 иллюстрируетс  диаграммами фиг. 2г,д,е7ж,з,и,к,л и м. Введение инвертора 10, дополнительного фазового дискриминатора 11 и первого и второго элементов ИЛИ 12 и 13 позволит сформировать сигнал, запрещающий прохождение сигнала, по вившегос  в результате краевых искажений на выходе фазового дискриминатора 1. Как видно из диагра1- мы на фиг.2 на двух фазовых дискриминаторах на разноименных выходах одновременно по вл ютс  сигналы (один добавлени , другой вычитани ) , запрещающие друг друга. В результате чего генератор свою частоту не мен ет.
Сигнал управлени  на выходе блока 2 будет вырабатыватьс  только за счет расхождени  фаз.
Формул а изобретени 
Устройство дискретного фазированй  по авт. св. № 803115, о т л и чающеес  тем, что, с целью повышени  помехоустойчивости путем исключени  ложной подстройки частоты задающего генератора, фазовый дискриминатор и блок управлени  соединены последовательно через первый и второй элементы ИЛИ, выход задающего генератора подключен к второму входу второго элемента ИЛИ через последовательно соединенные инвертор и дополнительный фазовый дискриминатор, второй выход которого подключен к второму входу первого элемента ИЛИ, второй ;вход дополнительного фазового дискриминатора Подключен к входу устройства дискретного фазировани .
Фигг

Claims (1)

  1. Формула изобретения
    Устройство дискретного фазирова35 нйя по авт. св. 1* 803115, о т лича ю щ е е с я тем, что, с целью повышения помехоустойчивости путем исключения ложной подстройки частоты задающего генератора, фазовый дидд скриминатор и блок управления соединены последовательно через первый и второй элементы ИЛИ, выход задающего генератора подключен к второму входу второго элемента ИЛИ через последоваЭтот выделенный сигнал появился 45 на противоположном выходе по сравнению с выходом фазового дискриминатор‘ pa 1 и сигнал вычитания с второго выхода дополнительного фазового дискриминатора 11 поступает через первый 50 И второй элементы ИЛИ 12 и 13, на тельно соединенные инвертор и дополнительный фазовый дискриминатор, второй выход которого подключен к второму входу первого элемента ИЛИ, второй ίвход дополнительного фазового дискриминатора подключен к входу устройства дискретного фазирования.
    1—ГП__ г -Г!
    Л
    1_
    ΓΊ
SU894644583A 1989-01-30 1989-01-30 Устройство дискретного фазировани SU1596474A2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU894644583A SU1596474A2 (ru) 1989-01-30 1989-01-30 Устройство дискретного фазировани

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU894644583A SU1596474A2 (ru) 1989-01-30 1989-01-30 Устройство дискретного фазировани

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
SU803115 Addition

Publications (1)

Publication Number Publication Date
SU1596474A2 true SU1596474A2 (ru) 1990-09-30

Family

ID=21426048

Family Applications (1)

Application Number Title Priority Date Filing Date
SU894644583A SU1596474A2 (ru) 1989-01-30 1989-01-30 Устройство дискретного фазировани

Country Status (1)

Country Link
SU (1) SU1596474A2 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 803115, кл. Н 04 L 7/04, 1979.'' *

Similar Documents

Publication Publication Date Title
US5153532A (en) Noise generator using combined outputs of two pseudo-random sequence generators
JP2846428B2 (ja) 論理比較回路
US4566099A (en) Synchronous clock generator for digital signal multiplex devices
SU1596474A2 (ru) Устройство дискретного фазировани
US4025865A (en) Frequency-signalling circuit for a telephone
US4468788A (en) Digital frequency translator for offset frequency generation of unmodulated signals
SU1084941A1 (ru) Двухфазный генератор гармонических сигналов
EP0136735B1 (en) Arrangement for checking the counting function of counters
JP2712353B2 (ja) BnZS回路
SU995351A2 (ru) Дискретно-адресна система св зи
KR100242706B1 (ko) 전전자 교환기에서 중계선 클럭 수용 장치
SU1444964A1 (ru) Кодер двоичного кода 3В4В-3
KR0141711B1 (ko) 상승/하강 에지 검출장치
SU970719A1 (ru) Устройство формировани телеграфных сигналов
SU1123051A1 (ru) Устройство дл записи цифровой информации
SU907838A2 (ru) Устройство цикловой синхронизации
SU1021007A2 (ru) Устройство дискретного фазировани
SU1197132A2 (ru) Частотно-фазовый манипул тор
SU1124363A1 (ru) Устройство передачи двух сигналов по одному каналу св зи
SU1015507A1 (ru) Фазоразностный манипул тор
SU482711A1 (ru) Устройство автоматической прив зки шкал времени к эталонным радиосигналам
SU1538284A2 (ru) Двухчастотный приемник тональных сигналов
SU843275A1 (ru) Устройство дл измерени исправл ющейСпОСОбНОСТи ТЕлЕгРАфНыХ пРиЕМНиКОВ
SU599371A1 (ru) Устройство тактовой синхронизации
SU1196913A2 (ru) Функциональный генератор ступенчатого напр жени