SU1591195A1

SU1591195A1 - Устройство .для защиты от регулярных ошибок в дискретных каналах связи

Info

Publication number: SU1591195A1
Application number: SU884437626A
Authority: SU
Inventors: Aleksandr F Krupetskij; Aleksandr A Kuznetsov; Dmitrij E Glazin; Tatyana A Zakharova; Avgusta D Nikitina
Original assignee: Aleksandr F Krupetskij; Aleksandr A Kuznetsov; Dmitrij E Glazin; Tatyana A Zakharova; Avgusta D Nikitina
Priority date: 1988-06-06
Filing date: 1988-06-06
Publication date: 1990-09-07

Description

Изобретение относится к вычислительной технике и технике связи. Его использование в системах передачи информации с решающей обратной связью позволяет повысить относительную эффективную скорость передачи информации. Устройство содержит на передающей стороне входной блок, временной накопитель, переключатель, распределитель управляющих импульсов, кодер, выходной блок и генератор продвигающих импульсов, а на приемной стороне входной блок, временной накопитель, генератор продвигающих импульсов, декодер, формирователь управляющих импульсов и выходной блок. Благодаря введению на передающей стороне регистра сдвига, блока разрешения сдвига, генератора псевдослучайной последовательности, делителя частоты и дешифратора, а на приемной стороне блока исключения вставок, буферного регистра, делителя частоты и генератора псевдослучайной последовательности регулярные ошибки в устройстве рандомизируются и количество переспросов резко сокращается. Зил.

Изобретение относится к вычислительной технике и технике связи и может быть использовано в системах передачи информации с решающей обратной связью.

Цель изобретения — повышение относительной эффективной скорости передачи информации.

На фиг. 1 представлена блок-схема передающей стороны устройства; на фиг. 2 - блок-схема приемной стороны; на фиг. 3 - временные диаграммы, пояс няющ^е работу устройства.

Передающая сторона устройства включает в себя входной блок 1, временной накопитель 2, переключатель 3, распределитель 4 управляющих импульсов, кодер 5, регистр 6 сдвига, выходной блок 7, блок 8 разрешения сдвига, генератор 9 продвигающих импульсов, генератор 10 псевдослучайной последовательности, делитель 11 частоты и дешифратор 12.

Приемная сторона устройства содержит (фиг. 2) входной блок 13,

временной накопитель 14, генератор

1591195

15 продвигающих импульсов, блок 16 , .

исключения вставок, декодер 17, формирователь 18 управляющих импульсов, буферный регистр 19, выходной блок 5 20, делитель 21 частоты и генератор 22 псевдослучайной последовательности, На фиг. 2 обозначены информационный выход 23 и выход 24 запроса.

Входные и выходные блоки 1,7,13, 1 д

20 в простейшем случае представляют собой элементы И.

Распределитель 4 управляющих импульсов может быть реализован на генераторе импульсов, счетчике и деши- 15 фраторе, выходы которого являются соответствующими выходами блока.' Кодер 5 выполнен в соответствии с используемым кодом. Блок -8 разрешения сдвига представляет собой, например, 20 набор элементов И. Генератор 10 (и 22) псевдослучайной последовательности формирует, например, М-последовательность. Блок 16 исключения вставок представляет собой матрицу 25 элементов И.

Декодер 17 служит для декодирования используемого кода и, помимо ин- формационного, имеет контрольный вы- зд ход, сигнал на котором свидетельствует о появлении ошибки в декодированном слове.

Формирователь 18 управляющих импульсов обеспечивает прохождение сиг- 35 нала с контрольного выхода декодера

на выход 24 запроса и формирование инверного сигнала на выходной блок 20.

Генераторы 9 и 15 продвигающих импульсов и генераторы 10 и 22 псевдослучайной последовательности на передвигающей и приемной сторонах работают синхронно, причем генераторы 1.0 и '22 формируют одинаковые псевдослучайные последовательности.

^! На фиг. 3 обозначены следующие сигналы: а - импульсы с генератора 9; б - импульсы с делителя 11 частоты; в - импульсы, с выхода элемента И 8.1 в блоке 8.

В устройстве используется преобразование кодовой комбинации на передающей стороне·по псевдослучайному закону путем вставки символов, равномерно распределенных по длине кодовой комбинации.

Принцип кодирования предполагает передачу информации с проверочной частью, являющейся остатком от деле- . 'ния информации на образующий полином. Следовательно, если в канале на кодовую комбинацию, образованную образующим полиномом 1 (х), наложить по мот дулю два этот же образующий полином, то остаток от деления (х) не изменится. Кодовая комбинация перейдет в Другую разрешенную и ошибка обнаружена не будет. Это можно продемонстрировать на следующем примере с образующим полиномом 1(х)=х^ +х^<2+х⁵+1 и информационным блоком А

110000000110011011000100001100001100000 - Блок А

+ 10001000000100001

+ ’ 10001000000100001 .

+ 10001000000100001

1100000X010/0100111/0X00X^001000/1100X00 - Блок Б

Перечеркнутый символ - символ, не совпадающий с информационным в бло-. ке А. При суммировании по модулю два блока' А с полиномом 1 (х) пол-учают блок Б.

Блок Б отличается от блока А в двенадцати символах, хотя остаток от деления остается прежний, что является инвариантным для линейных кодов при

45

переходе одной кодовой комбинации в другую. Если же произвести по всей длине по псевдослучайному закону вставку символов, происходит разруше·

^0 ние помехи в виде образующего полинома. Период между вставками не-должен

превышать длины образующего полинома

Это можно показать на следующем примере.

5

6

11000000 1 011001101 О 10001000011000011 1 00000

1591195

- вставленные символы

'10001000000100001

ΪΟΟ01000000100001

10001000000100001

11000001 1 100001011 О 01000010011100010 1 00000

д

При любом расположении суммируемот го образующего полинома относительно разрядов вновь образованного блока с вставленными символами результат деле ния отличается, что сигнализирует о наличии ошибки.

На приемной стороне производится изъятие вставленных символов, что приводит кодовую комбинацию к исходной длине, пригодной для декодирования .

При данном способе борьбы с регулярными помехами резко уменьшается вероятность навязывания необнаруженной ошибки, выражающейся формулой

_{_}_____1__________

^Рн,0 ?+С^+С²п+, . . . ,+с®’ где Ь - количество вставленных символов.

Количество вставленных символов зависит от требуемой вероятности. Данная формула имеет смысл при случайном положении вставок от одной кодовой комбинации к другой.

При использовании данного метода с кодами большой длины избыточность увеличивается- незначительно, что прак тически не ухудшает скорость передачи информации по каналу

Устройство функционирует следующим образом.

На передающей стороне (фиг.1) информационная комбинация длиной га символов от источника информации поступает на входной· блок 1, из которого направляется во временной накопитель.

2 и в кодер 5 через.управляемый распределителем 4 переключатель 3.

В режиме запроса через этот переклю- . чатель 3 информация повторно поступает из временного накопителя 2. В кодере 5 происходит кодирование информации и затем закодированная информация записывается в регистр 6 сдвига.

Импульсы с генератора 9 продвигающих импульсов (фиг. За) поступают на делитель 11, который просеивает их с выбранной необходимой кратностью. Про20 сеянные импульсы (фиг; Зб) управляют процессом сдвига в- регистре 6. Поступая в генератор 10 псевдослучайной последовательности, эти импульсы формируют на его выходе псевдослучайную

25 последовательность, которая, поступая в дешифратор 12, отражается на его выходах в виде появляющихся псевдослучайных сигналов, расположение которых зависит от образуемого псевдо-.

Зд случаного адреса (Фиг. Зв).

Коэффициент деления делителя 11

выбирается из условия того, что генератор 10 псевдослучайной последовательности должен за время отсутствий на выходе- делителя 11 сигнала разрешения сдвига сформировать новый псевдослучайный адрес сдвига.

В момент прихода импульса с выхода делителя 11 на блок 8 разрешения сдвига на одном из выходов дешифратора 12 присутствует импульс. Совпадение этих импульсов открывалсоответствующий элемент И блока 8 разрешения

45 сдвига и логический сигнал проходит через него на соответствующий вход регистра 6 сдвига, производя сдвиг информации от того разряда, на который поступает сигнал с блока 8, з аписы—·

50 вая таким образом в этот разряд информацию предыдущего разряда. Так производится вставка дополнительных символов в кодовую комбинацию. Расположение и количество вставок соответст55 вует псевдослучайным адресам, сформированным на выходе генератора 10. Полученная таким образом кодовая комбинация направляется через выходной

блок 7 в канал связи, в котором с не7

1591195

8

которой вероятностью она может быть искажена.

На приемной стороне (фиг. 2) из канала связи через входной блок '13 кодо-$ вая комбинация поступает во временной накопитель 14, с выхода которого поступает на вход блока 16 исключения вставок, в котором происходит псевдослучайное вычеркивание вставленных ед спмволов, адреса которых присутствуют на выходе буферного регистра 19.

Импульсы с выхода генератора 15 сдвигающих импульсов, работающего синхронно с генератором 9 на передаю- ед щей стороне, поступают на входы делителя 21 частоты и вход генератора 22 псевдослучайной последовательности, работающего также синхронно с генератором 10 на передающей стороне. С .вы- 20 хода делителя 21 на тактовый- вход регистра 19 поступают просеянные импульсы с описанными условиями. Под их действием в регистр 19 записываются адреса тех разрядов, которые необхо- 25 димо вычеркнуть, С выхода регистра 19 эти адреса поступают на вход блока 16 исключения вставок. -Сформированная таким образом кодовая комбинация.поступает на вход декодера 17. Если вектор 30 ошибок, наложенный на кодовую комбинацию, изменил ее (так, что количество ошибок больше, чем исправляющая способность данного кода, реализуемая в декодере 17), то на контрольном выходе декодера. 17 появляется сигнал, поступающий на вход формирователя 18, сигнализирующий о запросе на повтор. Если в декодер 17 поступила кодовая комбинация, в которой количество оши- до бок меньше исправляющей способности, то происходит декодирование и с второго выхода формирователя 18 поступает сигнал, разрешающий выдачу информации блоком 20 с декодера 17. 45

I

Устройство, реализующее данный метод, позволяет избежать размножения ошибок, эквивалентного ухудшению качества дискретного канала до значе- ед ния р =5*10“ ^одновременно повышая защищенность от регулярных помех, так как позволяет перевести регуляр- ные помехи в класс случайных, а следовательно, довести вероятность не- $$ обнаружения ошибки до гарантированной помехозащитным кодом.

При этом резко уменьшается коли- . чество переспросов по обратному каналу и увеличивается скорость передачи информации.

ί

Claims

Формула изобретения

Устройство для защиты от регулярных ошибок в дискретных каналах связи, содержащее на передающей стороне входной блок, первый вход которого является входом устройства, а выход подключен к первому информационному входу переключателя и входу временного накопителя, выход которого соединен с вторым информационным входом переключателя, выход которого подключен к входу кодера, генератор продвигающих импульсов, распределитель управляющих импульсов, первый - третий выходы которого соединены соответственно с вторым входом входного блока, управляющим входом переключателя и первым входом выходного блока, выход которого является выходом пере•дающей.стороны, на приемной стороне входной блок, первый вход которого является входом приемной стороны, генератор продвигающих импульсов, временной накопитель, декодер, контрольный выход которого подключен к входу формирователя управляющих импульсов, первый выход которого соединен с первым входом выходного блока, выход которого является информационным выходом устройства, второй выход формирователя управляющих импульсов подключен к второму входу входного блока и является выходом запроса приемной стороны, отличающееся тем что, с целью повышения относительной эффективной скорости передачи информации за счет уменьшения числа переспросов, на передающей стороне введены регистр сдвига, блок разрешения сдвига, делитель частоты, генератор псевдослучайной последовательности и дешифратор, выходы кодера соединены с информационными входами регистра сдвига, выход генератора продвигающих импульсов подключен к входам генератора псевдослучайной последовательности и делителя частоты, выход которого соединен с первыми входами блока резрешения сдвига, выходы генератора псевдослучайной последовательности · подключены к входам дешифратора, выходы которого соединены с соответствующий вторыми входами блока разрешения сдвига, выходы которого подклю9

1591195

10

чены к соответствующим входам разрешения сдвига регистра сдвига, выход которого соединен с вторым входом выходного узла, на приемной стороне введены делитель частоты, генератор псевдослучайной последовательности, буферный регистр и блок исключения вставок, выход входного блока соединен с входом временного накопителя, выходы которого подключены к первым входам блока исключения вставок, выходы которого соединены с входами

декодера, информационный выход которого подключен к второму'входу выход ного блока, выход генератора продвигающих импульсов соединен с входами делителя частоты и генератора псевдо случайной последовательности, выходы которых подключены соответственно к управляющему к информационным входам буферного регистра, выходы которых соединены с вторыми входами блока ис ключения вставок.

Фиг.1

1591195

Фиг.
2.

^Д| I II I I II II I I I I I III I II II I I I I I I 1„

<·' ' ( Ί 1 - 1 , 1 | I I 6 1 12- т 1 9

Фиг.З