SU1591018A1

SU1591018A1 - Asynchronous triple-input priority device

Info

Publication number: SU1591018A1
Application number: SU884643652A
Authority: SU
Inventors: Tatyana I Konopleva; Aleksandr A Shestakov
Original assignee: Nii Prikladnoj Fiz Pri Ir G Un
Priority date: 1988-12-22
Filing date: 1988-12-22
Publication date: 1990-09-07

Description

Изобретение относится к вычисли- ι тельной технике и.дискретной автоматике и может быть использовано в си-, стемах управления и передачи инфор- „ $ мации для обслуживания запросов в порядке их поступления.The invention relates to computer technology and discrete automation and can be used in systems, control and transmission of information for servicing requests in the order they are received.

Цель изобретения - повышение надежности устройства за счет исключения сбойных ситуаций при одновремен- ад ном приходе трех запросов.The purpose of the invention is to increase the reliability of the device by eliminating malfunctioning situations with the simultaneous arrival of three requests.

На чертеже представлена схема устройства, >The drawing shows a diagram of the device,>

Асинхронное трехвходовое устройство приоритета содержит КБ-тригге- 15 ры 1-3, выходные элементы ИЛИ-НЕ 4-6; элементы ИЛИ 7 и 8, входы.9-11. запросов и выходы 12г14 устройства.The asynchronous three-input priority device contains KB triggers 15– 1-3, output elements OR NOT 4–6; elements OR 7 and 8, inputs. 9-11. Queries and outputs 12g14 device.

Устройство работает, следующим образом. 20The device operates as follows. 20

Заявки (XI, Х2, ХЗ) поступают на входы 9-11 в случайные моменты времени. Факт прихода заявки отождествляется с появлением сигнала 1 на соответствующем входе. 25Applications (XI, X2, HZ) are received at inputs 9-11 at random times. The fact of the arrival of the application is identified with the appearance of signal 1 at the corresponding input. 25

Работу устройства подразделяют на фазу постановки заявки.в очередь.на обслуживание и фазу сдвига (фазу продвижения очереди)ГThe operation of the device is divided into the phase of the application. In turn. For maintenance and the phase of the shift (phase of the progress of the queue)

Рассмотрим случай одновременного 30 поступления заявок на обслуживание (в начальный момент очередь'свободна) .Consider the case of simultaneous 30 receipt of service requests (at the initial moment, the queue is free).

фаза постановки заявок в очередь. Одновременное поступление заявок вызывает состязания устойчивых внутренних состояний триггеров 1-3, в результате чего последние в первый момент времени могут установиться в произвольные состояния (0,1) или до (1,0), что в совокупности может привести к неопознаваемым дешифратором (элементы 4-6) кодам: (0,1) (1,0) (0,1) или.(1,0) (0,1) (1,0). Однако эти состояния триггеров не могут яв- 45 пяться устойчивыми внутренними состояниями. Действительно, пусть в триггеры запишется код (0,1) (1,0) (0,1)’. При этом на входах элемента ИЛИ 8 устанавливаются сигналы логиче- ад ского О, который через время задержки этого элемента поступает на , дополнительный К вход триггера 2. В результате этого последний переключается из состояния (1 ,0) в (0,1), неопознаваемый код (0,1) (1,0) (0,1) сменяется на приоритетный (0,1) (0,1) (0,1), которому соответствует состояние очереди XI, Х2, ХЗ, а на выходах элементов 4 и 8 устанавливаются сигналы 1. На этом процессы переключения триггеров завершаются.queuing phase of applications. Simultaneous receipt of applications causes the stable internal states of triggers 1-3 to compete, as a result of which the latter at the first moment of time can be set to arbitrary states (0,1) or to (1,0), which together can lead to an unrecognizable decoder (elements 4 -6) codes: (0,1) (1,0) (0,1) or. (1,0) (0,1) (1,0). However, these trigger states cannot be stable internal states. Indeed, let the code (0,1) (1,0) (0,1) ’be written in the triggers. In this case, at the inputs of the element OR 8, signals of logical O are set, which after a delay time of this element is supplied to the additional K input of trigger 2. As a result, the latter switches from state (1, 0) to (0,1), unrecognized code (0,1) (1,0) (0,1) is replaced by priority (0,1) (0,1) (0,1), which corresponds to the state of the queue XI, X2, ХЗ, and at the outputs of elements 4 and 8, signals 1 are set. At this, the trigger switching processes are completed.

Аналогично неопознаваемый код (1,0) (0,1) (1,0) переходит в приоритетный (1,0) (1,0) (1,0).Similarly, the unrecognized code (1,0) (0,1) (1,0) goes into priority (1,0) (1,0) (1,0).

Полный список приоритетных кодов устройства, соответствующих устойчивым внутренним состояниям триггеров, при различных комбинациях сигналов на входных шинах приведен в таблице.A complete list of device priority codes corresponding to the stable internal states of the triggers for various combinations of signals on the input buses is given in the table.

Неоднозначность соответствия таблицы. Состояние входов устрой- стваприоритетный код описывает ситуации одновременного поступления двух и более заявок на обслуживание., при которых предпочтение может быть отдано любой из них, что, очевидно, не нарушает выполняемой устройством функции:The ambiguity of the table match. The status of the device inputs, the priority code describes situations of simultaneous receipt of two or more service requests. In which any of them can be preferred, which, obviously, does not violate the functions performed by the device:

Фаза сдвига. Эта фаза начинается по окончании обслуживания заявки , стоящей в очереди на первом месте.Phase shift. This phase begins at the end of the service application, standing in line in the first place.

При этом обслуженная заявка снимается, что выражается в смене 1 на 0 на соответствующем входе.In this case, the served application is withdrawn, which is expressed in a change of 1 to 0 at the corresponding input.

Пусть при состоянии очереди Х1,Let the state of the queue X1,

Х2, ХЗ (см. таблицу) обслужена и снята заявка Х1. В результате этого первый й второй триггеры переключаются из состояния (0,1) в состояние (1,0) и в устройстве устанавливается приоритетный код (1,0) (1,0) (0,1).X2, HZ (see table) served and withdrawn application X1. As a result of this, the first and second triggers switch from state (0.1) to state (1.0) and the priority code (1.0) (1.0) (0.1) is set in the device.

Таким образом, заявка Х2 перемещается на первое, а ХЗ на второе место очереди,Thus, the application X2 moves to the first, and HZ to the second place in the queue,

Далее по обслуживанию заявки Х2 третий триггер переключается из состояния (0,1) в (1,0), а на прямом и инверсном выходах первого триггера устанавливаются сигналы 1. Полученный приоритетный код (1,1) (1,0) (1,0) соответствует очереди ХЗ, в которой второе и третье место свободны.Further on servicing the application X2, the third trigger switches from state (0,1) to (1,0), and the signals 1 are set at the direct and inverse outputs of the first trigger. Received priority code (1,1) (1,0) (1, 0) corresponds to the queue HZ, in which the second and third places are free.

Наконец, после снятия последней заявки ХЗ, в триггерах устанавливается приоритетный код (1,1) (1,1) (1,1), соответствующий свободной очереди.Finally, after the last HZ application has been withdrawn, the priority code (1,1) (1,1) (1,1) corresponding to the free queue is set in the triggers.

При ординарном потоке заявок на обслуживании в худшем случае состояния К- и 5-входов триггеров изменяются с (1,0) на (0,1) или наоборот.Это возможно при поступлении ί-й и одновременном снятии з~й заявок; 1,3 = = ' 1,3; $ ί ιΗ.In the case of an ordinary flow of service requests, in the worst case, the state of the K- and 5-inputs of the triggers change from (1,0) to (0,1) or vice versa. This is possible when the ί-th and simultaneous withdrawal of the ~-th requests are received; 1.3 = = '1.3; $ ί ιΗ.

Остальные ситуации описываются соседними изменениями состояний названных входов..Но эти соседние из⁵ 1591018 менения не приводят к критическим состязаниям устойчивых состояний элементов триггеров, а следовательно, и к нарушению функции, выполняемой устройством.Other situations are described by neighboring state changes of the named inputs .. But these neighboring changes out of ⁵ 1591018 do not lead to critical competitions of stable states of trigger elements, and, consequently, to a violation of the function performed by the device.

Claims

Formula of the invention Asynchronous three-input priority device (containing three short-circuit triggers, with the first request input of the device connected to the unit inputs of the first and second triggers, the second request input of the device connected to the zero input of the first and single input of the third triggers, the third request input of the device connected to zero inputs the second and third triggers, characterized in that, in order to increase reliability by eliminating! malfunctioning situations while three requests arrive simultaneously, the device contains um two OR gates and three OR-NO element whose outputs are the outputs of the device, a direct output of the first flip-flop connected to the first inputs of the-first element OR, NOR, flip-flop inverse output of the first one with ⁵ with first inputs of the second OR elements, OR- NOT, the direct output of the second trigger is connected to the second input of the first OR-NOT element and the second rear input of the second OR element, the inverse output of the second trigger is connected to the first input of the third OR-NOT element and the second input of the second OR element, direct output of the third trigger, 5 hera co is single with the second input of the second OR-NOT element and the third input of the first OR element, the inverse output of the third trigger is connected to the second input of the third OR-NOT 20 element and with the third input of the second OR element, the output of which is connected to the second unit input of the second trigger, the second whose zero input is connected to the output of the first element 25 OR.

Device inputs - Trigger Output Statuses Outputs ——_ — __—, devices condition queues 9 I · "I eleven 1 1 * 1 3 12 1" 1 '* 0 0 0 (1,1) 0,1) 0,1) 0 0 0 Is empty 0 0 eleven (1,1) (1,0) (1,0) 0 0 1 HZ 0 1 0 0,0) 0,1} (0,1) 0 1 0 X2 1 0 0 (0,1) (0,1) 0.1) 1 0 0 X1 0 1 1 0,0) (1,0) (0,1) 0 1 0 X2, HZ Mo) 0, o) 0? O) 0 0 1 XZ, X2 (0,1) 0,1) 1,0) 1 0 0 X1, HZ 1 0 1 SOUTH 0,0) ι em 0 0 1 XI, XI 1 1 0 (0,1) (0,1) M- 1 a 0 Χ1, X2 (1,0) (0,1) SOUTH 0 1 0 X2, XI (0,1) (0,1) 1 ; ο, ίί 1 0 0 XI, X2, xs UT <0,0 1 1,0) 1 0 0 XI, X3, X2 1 1 1 UTG ΊΜ) ’Ι.ο) 0 0 1 XZ, XI, X2 UI (0,1) 1 0,1) 0 1 0 X2, XI, XZ (1,0) 0,0) (0,1 0 1 0 X2, XZ, XI (tso) oto) YuoG 0 0 1 XZ, X2, XI