SU1589427A2 - Устройство формировани сигнала изображени - Google Patents

Abstract

Изобретение относитс  к телевизионной технике. Цель изобретени  - повышение помехоустойчивости. Устройство содержит матрицу 1 приборов с зар довой св зью, формирователи 2 и 3 фазных напр жений секций накоплени  и пам ти соответственно, формирователь 4 фазных напр жений выходного регистра, задающий генератор 5, усилитель-формирователь 6, делители 7 и 8 частоты, элемент И 9, счетчики 10,11 и 13 времени накоплени , переноса и задержки соответственно, блок 12 запуска, элемент ИЛИ 14, инвертор 15, переключатель 16, управл ющие шины 17 и 18, штриховой светофильтр 19, триггеры 20 и 25, счетчики 21 и 23 адреса и интервалов соответственно, элемент И-НЕ 22 и блок 24 пам ти. До момента по влени  вспышки не происходит накоплени  фоновых зар дов в секции накоплени  матрицы 1. Внутри интервала существовани  вспышки накоплени  информации происходит лишь в течение времени существовани  импульсов стробировани . В интервалах между этими импульсами накопление зар дов не происходит, т.к. накопленна  информаци  хранитс  под защищенным от света третьим фазным электродом, а остальные электроды наход тс  под потенциалом обогащени . Цель достигаетс  за счет предотвращени  накоплени  зар дов в секции накоплени  матрицы 1, вызванного отражением вспышки от мешающих объектов. 4 ил.

Description

/7 /

. 1

Изобретение относитс  к телевизионной технике, может быть исполь- эовано как в прикладном, так и в вещательном телевидении, и касаетс  усовершенствовани  устройства по

авт.св. № 1001499.

.Целью изобретени   вл етс  повышение помехоустойчивости.

На фиг.1 представлена структурна 

электрическа  схема устройства формировани  сигнала изображени ; на фиг.2 - построение штрихового светофильтра; на фиг.З - .временные диаграммы работы устройства; на фиг,4. - структурна  электрическа  схема формировател  фазных напр жений секции накоплени .

Устройство фор шровани  сигнала изображени  содерхшт, матрицу 1 приборов с зар довой св зью (ПЗС), формирователь 2 фазных напр жений (ФФН) секции накоплени , формирователь 3 -фазных напр жений (ФФИ) секции пам ти.

формирователь 4 фазных напр жений (ФОН) выходного регистра, задающп : генератор (ЗГ) 5, усилитель форми- рователь 6-, первый делитель 7 частоты , второй делитель 8 частоты, элемент И 9, счетчик 10 времени накоплени , счетчик 11 времени переноса, блок 12 запуска ,счетчик 13 времени задержки, элемент lUIIl 14, инвертор 15, переключатель 16, первую 17 и вторую 18 управл ющие шины, штриховой светофильтр (ШС) 19 и первые триггер 20, счетчик 21 адреса, элемент И-НЕ 22, счетчик 23 интервалов, блок 24 пам ти, второй триггер 25.

Формирователь фазных напр жений секции накоплени  (фиг.4) содержит первый элемент И 26, первьш, .второй и третий D-триггеры 27-29, второй элемент И 30, первый, второй и третий усилители 31-33, четвертый триггер 34.

З стройство работает следующим образом.

На фазные электроды секции накоплени  матрицы ПЗС 1 нанесен ШС 19 таким образом, что непрозрачные полосы закрывают третьи фазные электроды, как показано на фиг.2. Некоторое перекрытие со,седних фазных электродов необходимо дл  того, чтобы компенсировать эффекты, св занные ,с диффузионным растеканием носителей в полупроводнике. Такого рода растекание приводит к расширению апертуры

.

10

15

20

25

589427 . .4

матричного ПЗС, что вызывает ухудшение селективных свойств устройства.

В непрерывном режиме, когда переключатель 16 находитс  в состо нии Работа, функционирование предлагаемого устройства не отличаетс  от работы прототипа, так как после заполнени  счетчика 13 на его втором выходе по вл етс  кратковременный импульс, устанавливающей на пр мом выходе триггера 20 состо ние логического О, а на инверсном выходе

триггера 25 - состо ние логической 1. Тем самым устран етс  взаимодействие введенного в прототип устройства , состо щего из элементов 20- 25, с остальными элeмeнтa ш схемы,, и работа предлагаемого устройства не отличаетс  от работы прототипа в непрерывном режиме.

В импульсном режиме устройство работает следующим образом.

Переключатель 16 переводитс  в положение Запуск. До прихода запускающего сигнала (фиг.За) с шины 18 Запуск блок 12 запуска находитс  в положении О, при этом на выходе инвертора 15 имеетс  сигнал, поступа- Ю1ЦИЙ на второй (установочный) вход счетчика 11 и удерживающий счетчик 11 в положении Максимальное число. Этот же сигнал через элемент ИЛИ 14 поступает на третий (установочный) вход счетчика 10, удержива  счетчик 10 в положении О до прихода запускающего импульса с шины 18 на блок 12, на ФФН 2 и ФФН 3 подаетс  сигнал состо ни  переноса с пр мого выхода счетчика 11, и по вившиес  в  чейках секции, накоплени  фоновые зар ды посто нно вынос тс  с частотой переноса в секцию пам ти и через выходной регистр на выход матрицы ПЗС 1.

Таким образом, до момента по влени  вспышки накоплени  фонов ых зар дов в секции накоплени  ПЗС 1 не происходит.

При поступлении сиг11ала запуска с 18 на вход блока 12 на его выходе возникает сигнал, подаваемый на установочный вход счетчика 11,- вход инвертора 15, разрешающий вход счетчика 13 задержки и счетный вход триггера 20. При этом снимаютс  удерживающие сигналы с вторых установочных входов счетчиков 10 и 11. Счетчик 10 начинает отсчет време,ни

30

35

40

45

50

55

накоплени , т.е. счет периодов выход-- ного сигнала первого делител  7. Счетчик 13 задержки начинает счет периодов выходного сигнала задающего генератора 5.

На выходе триггера 20 по вл етс  логическа  1, фронт которой, воздейству  на закрытый вход счетчика 21 адреса, устанавливает его в исходное состо ние, соответствующее начальному адресу блока пам ти, в котором по этому адресу записан код, характеризующий задержку f5,(фиг,3) первого стробирующего импульса относительно сигнала запуска. Этот код поступает на информационные входы счетчика 23 и фронтом того же сигнала , воздействующего на закрытьп вход счетчика 23, переписываетс  в него.

Сигнал логической 1 с выхода триггера 20 поступает на второй элемент Н-НЕ 22, разреша  прохождение импульсов с задающего генератора 5 на счетный вход счетчика 23. Отсчитав число импульсов, определенное записанным в него кодом, счетчик 23 вырабатывает сигнал и пульса запуска

,, отсто щий от им- на врем  задержки

С, (фиг.Зв). Этот импулс поступает

на счетный вход счетчика 21 адреса, переводит его в следующее состо ние, и тем самым информаци  из следующей  чейки блока 24 пам ти поступает на информационные входы счетчика 23 интервалов . Эта информаци  соответствует длительности импульса стробировани  (фиг.З в). Тем же выходным импульсом она переписываетс  в счетчик

23, и этот же импульс, поступающий на счетный вход триггера 25, перебрасывает его в состо ние логического О. Формируетс  передний фронт первого импульса стробировани .

Далее счетчик 23 интервалов, отсчи-45 тав необходимое число импульсов, определ ющее длительность первого импульса стробировани  «О,, вырабатывает

35

40

Ci - сигнал и (фиг.Зб), перебрасывающий

триггер 25 в состо ние логической

1. . В результате на выходе триггера 25 формируетс  первый импульс стробировани  (фиг.Зв), который поступает на четвертый вход ФОН. 2 накоплеи , и на втором фазном электроде екции накоплени  по вл етс  напр жеие накоплени  (фиг.Зд), обеспечиваюее накопление за р дов под этим элекродом и Их одновременное перетекание

50

55

-

894276

под третий электрод, закрытый непрозрачной полоской, на которой по фронту импульса запуска уже подано напр жение обеднени  (фиг.Зе). Одновременно импульс, и2 переводит в следующее состо ние счетчик 21 адреса, и нова  информаци , содержаща с  в следующей  чейке блока 24 пам ти и определ юfQ ща  задержку второго импульса строби- ровани  относительно первого 1) 2 (фиг.36), тем же импульсом переписываетс  в счетчик 23 интервалов. Далее работа схемы при формировании осталь|15 ных импульсов стробировани  происходит так же, как и при формировании первого импульса стробировани .

20

5

При достижении установленного значени  времени задержки на втором выходе счетчика 13 возникает сигнал, подаваемый на установочные входы триггеров 20, 25 и отключающий устройство формировани  стробирующих 25 импульсов, состо щее из элементов 20-25, от остальных элементов схемы. Происходит это следующим образом. Триггер 20 переводитс  в состо ние логического О и сигнал, поступающий 30 на один из входов элемента Н-НЕ 22, прекращает прохождение импульсов с ЗГ 5 на.счетньп вход счетчика 23, а триггер 25 переводитс  в состо ние логической 1 и перестает оказьшать воздействие на 2 по входу 4. Таким образом, Б предлагаемом устройстве внутри интервала существовани  вспышки накопление информации в секции накоплени  матричного ПЗС 1 происходит лишь в течение времени существовани  импульсов- стробировани  ь 5 Фиг.Зг) и т.д. В интервалах мехсду импульсами стробировани  в течение отрезков времени I,,, Г-, J3 т.д. накоплени  зар дов не

35

0

происходит, так как накопленна  информаци  хранитс  под защищенным от света третьим фазным электродом, а остальные электроды наход тс  под

0 потенциалом обогащени . Таким образом , в отличие от прототипа предлагаемое устройство имеет значительную помехозапшщенность, так как в нем предотвращаетс  накопление зар дов

5 в секщш накоплени  ПЗС 1, вызванное отражештем вспьшки от мешающих объектов . Причем отраженный мешающий сигнал , накопленный в прототипе, может в несколько раз превышать полезньй.

Далее работа устройства не отличаетс  от работы прототипа. Тот же сигнал , возникший на втором выходе счетчика 13, подаетс  на второй (уйта- новочный) вход счетчика 10 и устанавливает его в положение Ма1ссимальное число. При этом снимаетс  сигнал Накопление с третьего входа ФФН 2 и поступает разрешающий сигнал на второй вход элемента И 9.

Счетчик 11 начинает счет импульсов , поступающих с делител  7 через элемент И 9, а на ФФН 2 и ФФН 3 подаетс  сигнал состо ни  переноса, т.е. начинаетс  перенос накопленных зар дов из секзщи накоплетш  в сек- пам ти матрицы -ПЗС 1 .

Одновременно сигнал.с второго выхода счетчика задержки подаетс  на второй установочный вход второго делител  8 частоты, который устанавливаетс  в состо ние О. Таким образом осуществл етс  синхронизаци  строчной развертки с учетом установочной задержки в счетчике 13. С момента начала работы счетчика 11 и после его заполнени  процесс формировани  выходного видеосигнала протекает так же, как в непрерывном режиме , в течение одного периода кадровой развертки Т, после чего возникает сигнал на первом выходе счетчика 13 задержки. Этот сигнал через переключатель 16 поступает на первый установочный вход блока 12 и второй установочный вход счетчика 13, которые

устанавливаютс  в положение

О

и

устройство переходит в режим ожидани  следующего запускающего импульса с шины 18.

Формирователь 2 фазных напр жений секции накоплени , используемый в предлагаемом устройстве, может быть выполнен по принципиальной схеме, представленной на фиг.4, и состоит из сдвигового регистра с обратными св з ми, собранного на трех В-триг- гер-ах- 27-29, который формирует трехфазную последовательность импульсов. Эта последовательность усилива,етс  и инвертируетс  ycилитeл  ш 31-33 и подаетс  па фазные электроды секции накоплени  матричного ПЗС 1.

Рассмотрим работу этого блока.

В непрерывном и импульсном режимах при отсутствии импульсов стробиро

5

0

вани  триггер 25 находитс  в состо нии логической 1. Высокий потенциал поступает на один из входов элемента И 26. В результате устройство, введенное в прототип, не оказьшает вли ни  на функционирование формировател  ФФН 2 и работа предложенного устройства не отличаетс  от работы прототипа .

При по влетши импульсов строби- ровани , соответствующих состо нию логического О на выходе триггера 25, на выходе элемента Н 26 по вл етс  высокий потенциал, который инвертируетс  и усиливаетс  усилителем 30. С выхода усилител  низкий потенциал обеднени  поступает на вторые фазные электроды секции накоплени  (фиг.Зд). Тем самым обеспечиваетс  накопление информационных зар дов под этими электродами в интервалы времени, определенные длительностью импульсов стробировани 

г и -,3

0

5

0

5

0

5

Формула :изобретени 

Устройство формировани  сигнала изображени  по авт.ев, 1001499, отличающеес  тем, что, с целью повьЕпе1П1Я помехоустойчивости, введены штриховой светофильтр,. распо- ложергный па светочувствительной поверхности матричного прибора с зар довой св зью, а также введены последовательно соединенные первый триггер , установочный вход которого соединен с вторым выходом счетчика времени задержки, элемент И-НЕ, к второму входу которого подключен выход задающего генератора, счетчик интервалов и второй триггер, установочньй вход которого соединен с установочным входом первого триггера, а выход соединен с четвертым входом формировател  фазных на;пр жений секции на- коплени , и последовательно соединенные счетчик адреса , установочный вход которого соединен с выходом первого триггера, и блок пам ти, выход которого соединен с адресным входом счетчика интервалов, первый и второй установочные входы которого соединены соответственно с выходом . первого триггера и входом второго триггера, соединенного со счетным входом счетчика адреса.

J фазны злектрвд

Фазнй1(1 электрод (разный электрод

Фиг. 2

дл  их fiHuvmojKeHUfi

штрих.о8ои сбетофилыпр

адеднвнные оЬласти

Claims (1)

1. Устройство формирования сигнала изображения по авт.св. № 1001499, 50 отличающееся тем, что, с целью повышения помехоустойчивости, введены штриховой светофильтр,. расположенный на светочувствительной поверхности матричного прибора с заря35 довой связью, а также введены последовательно соединенные первый триггер, установочный вход которого соединен с вторым выходом счетчика времени задержки, элемент И-НЕ, к втоЮ рому входу которого подключен выход задающего генератора, счетчик интервалов и второй триггер, установочный вход которого соединен с установочным входом первого триггера, а выход соединен с четвертым входом формирователя фазных напряжений секции накопления, и последовательно соединенные счетчик' адреса, установочный вход которого соединен с выходом первого'триггера, и блок памяти, выход которого соединен с адресным входом счетчика интервалов, первый и второй установочные входы которого соединены соответственно с выходом . первого триггера и входом второго триггера, соединенного со счетным входом счетчика адреса.