SU1587586A1

SU1587586A1 - Ассоциативное запоминающее устройство

Info

Publication number: SU1587586A1
Application number: SU884431522A
Authority: SU
Inventors: Геннадий Петрович Токмаков; Вячеслав Михайлович Кильдюшев
Original assignee: Предприятие П/Я А-3517
Priority date: 1988-04-15
Filing date: 1988-04-15
Publication date: 1990-08-23

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при построении аксоциативных запоминающих устройств. Цель изобретени - повышение информационной емкости устройства и расширение его функциональных возможностей за счет обеспечени адресного поиска информационных последовательностей. Устройство содержит первый 1 и второй 4 регистры, компаратор 2, блок 3 пам ти, счетчик и блок 6 управлени . Устройство обеспечивает ассоциативный поиск информационных последовательностей произвольной длины и выдачу соответствующего кода как результат поиска, а также восстановление информационной последовательности по ее коду. 7 ил.

Description

Запись

Реми

(Л

Х-1 К X Xl/ V;

Yj Y« XjYsYj/sXj Yj Yg Y, У,о Y,,

Инсрормационныи Зход

Инсрормацион 7

IZ

ны: / выход

ASpec инфор. ной последо8атель.

Адресный 8хо)

сд

00

01

00

05

Изобретение относитс к вычислительной технике и может быть использовано при построении ассоциативных запоминающих устройств.

Цель изобретени - повышение ин- формационной емкости устройства и расширение его функциональных возможностей за счет обеспечени адресного поиска информационных последовательностей.

На фиг. 1 представлена структурна схе- ма ассоциативного запоминаюшего устройства; на фиг. 2 - структурна схема блока пам ти; на фиг. 3 - структура размещени информации в узлах пам ти блока пам ти; на фиг. 4 и 5 - алгоритмы функционировани устройства; на фиг. 6 и 7 - временные диаграммы процессов работы устройства.

Устройство (фиг. 1) содержит первый регистр 1, компаратор 2, блок 3 пам ти, второй регистр 4, счетчик 5 и блок б управлени .

На фиг. 1 прин ты следующие обозначени : Х|-Х/ - входные сигналы, (потенциальные или импульсные), YI -YI : - выходные сигналы (потенциальные или импульс ные).блока 6 управлени .

Блок 3 пам ти (фиг. 2) составлен из иерархически организованных узлов 3 пам ти (1 1, 2, ..., N; , 2, ..., Кг; где I - уровень иерархии; ш - номер узла на соответствующем уровне иерархии; N - количество уровней иерархии, равное количеству элементов максимальной по длине последовательности плюс 1; К - количество узлов пам ти на соответствующем уровне иерархии). На первом уровне иерархии содержитс один узел 31, каждой чейке этого узла, кроме последней, соответствует узел пам ти на втором уровне, в свою очередь каждой чейке узлов пам ти второго уровн , кроме последних, соответствует узел пам ти на третьем уровне и т. Д: до N-ro уровн .

Каждый узел пам ти блока 3 содержит символьную, адресную и признаковую части, выходы которых подключены соответственно к первому, третьему и второму выходам блока 3, а адресные входы узлов пам ти подключены к адресному входу блока 3.

Устройство используетс дл ассоциативного поиска информации и позвол ет осуществить поиск по информационным последовательност м произвольной длины соответствующих им адресов-кодов, например, в системах распознавани - синтеза речи по буквенным последовательност м слов орфографического текста - наход тс адреса- коды слов. Иными словами, устанавливаетс соответствие

U7,{ai, а2 а,-,, ..., а,)/ - А/

,...,T; ,...,P,

20

5

.Q 15

25

45

30

35

40

50

5

где W- j- последовательность;

а/ - элементы последовательности (буквы некоторого алфавита); V - переменна величина, равна , количеству элементов в j-й последовательности (букв в J-M слове); Т - количество всевозможных элементов последовательностей (количество букв некоторого алфавита); Р - количество последовательностей, записанных в адресном накопителе; А;-адрес-код j-й последовательности. Кроме того, устройство позвол ет осуществить поиск последовательности по соответствующему ей адресу-коду, т. е. устанавливает обратное соответствие:

, ад,..., а/,..., а )/.

Функционирование устройства основано на иерархической организации последовательностей и соответствующем их размещении в иерархически организованных узлах пам ти блока 3 (фиг. 3).

Множество всех последовательностей, подлежащих записи в блок 3, разбиваетс на подмножества последовательностей, первые элементы которых одинаковы, образу подмножества последовательностей первого уровн . Дл каждого подмножества первого уровн в узле з пам ти первого уровн выдел етс по одной чейке, где в символьной части записываютс первые элементы этих подмножеств. Таким образом, получим массив первых элементов последовательностей , которые записаны в символьной части узла з пам ти первого уровн . Каждое подмножество последовательностей первого уровн разбиваетс на подмножества последовательностей, вторые элементы которых одинаковы, образу группы подмножеств второго уровн . Дл каждой группы отводитс соответствующий узел пам ти на втором уровне иерархии , начальные адреса которых записываютс в адресную часть соответствующих чеек узла 3 пам ти первого уровн . Каждому подмножеству группы в соответствующем узле пам ти выдел етс по одной чейке, где в символьной части записываютс вторые элементы подмножеств последовательностей второго уровн . Таким образом, получают массивы вторых элементов последовательностей, которые записаны в символьной части соответствующих узлов пам ти второго уровн .

Провод , таким образом, разбиение подмножеств f-ro уровн на группы подмножеств (f+l)-ro уровн и запись в символьные и адресные части чеек узлов пам ти Г-го и (1-+-1)-го уровней соответствующих элементов последовательностей и адреса , получают иерархически организованную структуру последовательностей, размещённую в узлах пам ти блока 3.

Дл осуществлени считывани по соответствующему ей адресу-коду в конце каждого узла выдел етс чейка пам ти. В адресной части этой чейки записываетс адрес чейки пам ти предыдущего уровн , в адресной части которой содержитс начальный адрес данного узла. Исключение составл ет последн чейка узла пам ти первого уровн , в символьной части которой

записываетс код конца последовательности.

Каждый узел пам ти имеет признаковую часть, в которой записываютс признаки, идентифицирующие содержимое чеек пам ти . Ячейки узлов пам ти, в символьной и адресной част х которых наход тс соответственно элемент и адрес перехода на следующий уровень иерархии, идентифицируютс признаком А; чейки, в адресной части которых находитс адрес перехода на предыдущий уровень иерархии, идентифицируютс признаком В, последн чейка узла 3i пам ти первого уровн иерархии идентифицируетс признаком С.

Необходимость такой идентификации будет сна из описани работы устройства.

Устройство работает в двух режимах, которые задаютс подачей соответствующего потенциального сигнала Х2 на вход «Режим устройства: первый режим - поиск по последовательности соответствующего ей адреса-кода; второй режим - поиск по адресу

коду соответствующей ему последовательное- ти.

При включении устройства в работу счетчик 5 сбрасываетс . Тактовые импульсы СИ, поступающие на вход «Синхронизаци устройства, синхронизируют работу устройства и состо т из двух полутактов: первый имеет «единичный уровень, второй - «нулевой .

Рассмотрим работу устройства в первом режиме. Алгоритм .работы устройства в этом режиме заключаетс в чередовании цикла записи элемента последовательности в регистр 1 с циклом поиска этого элемента на соответствующем уровне иерархии и перехода на следующий уровень, а по окончании последовательности выдаче на выход «Адрес информационной последовательное- ти устройства соответствующий этой последовательности адрес-код (фиг. 4).

Предположим, что необходимо найти адрес-код Aj некоторой последовательности , а2,...:ац..}-1.

На первом этапе проводитс цикл за- писи первого элемента а последовательности W/. На информационный вход уст- ройста в сопровождении потенциального сигнала Хз поступает элемент а. Во втором полутакте такта цикла записи блок б управ- лени подает импульс УЗ на вход записи регистра 1, по которому элемент а записываетс в регистр 1 и цикл записи заканчиваетс . Сигнал снимаетс (фиг. 6а).

0

5

n

5

0 5

0 g

На втором этапе проводитс поиск элемента О в массиве первых элементов. На вход блока б управлени поступает потенциальный сигнал Y4, по которому блок б подает потенциальные сигналы чтени 4 и Ye на вхрды регистра 1 и блока 3 соответственно . Так как счетчик 5 сброшен, то он адресует нулевую чейку узла 31 пам ти. По наличию признака Л на Хе и Х из блока б управлени во втором полутакте на управл ющий вход компаратора 2 поступает импульс Ys, по которому проводитс сравнение содержимого регистра 1 и символьной части чейки узла 3 пам ти . Если сравнени не произошло, то процедура повтор етс и т. д. до момента, когда в очередном такте с выхода компаратора 2 на вход «Совпадение блока б управлени не поступит импульс Xs сравнени , свидетельствующий о том, что в массиве первых элементов найден элемент а: (фиг. бб).

На следующем этапе осуществл етс переход на второй уровень иерархии. При этом в адресной части чейки, в символьной части которой записан определенный на предыдущем этапе элемент а, считываетс адрес начала узла пам ти второго уровн , в котором записаны все возможные элементы 02, следующие за данным элементом а. Во втором полутакте первого такта этого этапа блок б выдает импульс У записи на вход регистра 2, по которому производитс запись начального адреса узла пам ти второго уровн в регистр 2. В следующем такте блок 6 управлени выдает сигнал Ys чтени на вход регистра 2 и во втором полутакте этого такта - импульс YIO на вход счетчика 5, по которому производитс установка счетчика 5 и он адресует первую чейку одного из узлов пам ти второго уровн (фиг. бе).

Чтобы продолжить поиск, устройство запрашивает очередной элемент последовательности и ожидает очередной цикл записи (фиг. бг).

В результате второго цикла записи в регистре 1 записан второй элемент а последовательности Wj. Осуществл поиск в массиве вторых элементов, следующих за Oi, наход т второй элемент ад последовательности Wj в узле пам ти второго уровн и по адресу переход т на начало одного из узлов пам ти третьего уровн .

Аналогичным образом наход т остальные элементы последовательности Wj в узлах пам ти соответствующих уровней иерархии. По окончании последовательности Wj, т. е. после нахождени последнего элемента последовательности а,/, осуществл етс переход на следующий (У.+ Ьй уровень иерархии - счетчик 5 адресует в первую чейку одного из узлов пам ти (V+l)-ro уровн иерархии, а в результате очередного зап

роса и цикла записи в регистре 1 записан код конца последовательности. При «просмотре выбранного узла пам ти (V+1)- го уровн сравнени не произойдет и счетчик 5 по окончанию «просмотра будет адресовать последнюю чейку этого узла пам ти, идентифицируемую признаком В, адрес которой и вл етс искомым адресом- кодом А/ последовательности W/ (фиг. бе): блок 6 управлени , получив сигналы Хе и Ху кода признака В, снимает сигналы чтени Y4 и и выставл ет на управл ющем выходе «Вывод устройства потенциальный сигнал Y2, свидетельствующий, что на выходе «Адрес информационной последовательности устройства находитс искомый адрес-код.

Работа устройства во втором режиме заключаетс в поиске элементов искомой последовательности на соответствующих уровн х иерархии по известному адресу- коду этой последовательности (фиг. 5).

Claims

Формула изобретени

Ассоциативное запоминающее устройство , содержащее блок пам ти, компаратор, первый и второй регистры, счетчик и блок управлени , причем первый и второй информационные входы компаратора подключены .соответственно к выходу первого регистра и первому выходу блока пам ти, второй выход которого соединен с входом «Признак поиска блока управлени , выход второго регистра подключен к информационному входу счетчика, выход которого сое

1 ypoSem уровень Зуродемб A/i/jooffe/

Ъаннь/е

Адрес

Признан

0

5 5

5 0

0

динен с адресным входом блока пам ти, входы «Синхронизаци «Режим, «Запись и «Поиск блока управлени вл ютс одноименными входами устройства, первый и второй выходы блока управлени вл ютс соответственно выходами «Запрос и «Вывод устройства, третий и четвертый выходы блока управлени соединены соответственно с входами записи и чтени первого регистра, п тый и шестой выходы блока пам ти подключены соответственно к управл ющему входу компаратора и входу записи-чтени блока пам ти, седьмой и восьмой выходы блока управлени соединены соответственно с входами записи и чтени второго регистра, дев тый, дес тый и одиннадцатый выходы блока управлени соединены соответственно с входом сброса, входом установки в «1 и счетным входом счетчика, выход компаратора подключен к входу «Совпадение блока управлени , от- личаюш,еес тем, что, с целью повыщени информационной емкости устройства и расширени его функциональных возможностей за счет обеспечени адресного поиска информационных последовательностей, в .нем третий выход блока пам ти подключен к информационному входу второго регистра, выход счетчика вл етс выходом «Адрес информационной последовательности устройства , информационный вход счетчика вл етс адресным входом устройства, первый выход блока пам ти и информационный вход первого регистра вл ютс соответственно информационным выходом и информационным входом устройства.

FXT

lijpobeHb

2дродень

2уродень

NgpobaHb

8 йОр Г J

ФСЕ

ав1

-Ф.

AL

I аа

Ш.

I g. J

Ш .

1 одр I 1

4

Ц 1 |а 1

LO I Tgtf I

.

4

о I 1 Д 1I I J

Фагз

Нет

(Сч)(Сч)4-7

L

Нет

Залась а

Запись дРе

Чтение Ре 1

Выбод

С Коней J ФигЛ

(C4)(cv}+ I

С НонецJ

Устанодш Сч

Залс/сь 8рг 2

ycmffffodfia Cv

Фиг. 5

I I

,

h П h K

I I