SU1575199A1

SU1575199A1 - Устройство дл решени задач сетевого планировани

Info

Publication number: SU1575199A1
Application number: SU884440922A
Authority: SU
Inventors: Александр Иванович Багрич; Владимир Николаевич Кустов
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1988-05-06
Filing date: 1988-05-06
Publication date: 1990-06-30

Abstract

Изобретение относитс к вычислительной технике и может быть использовано дл распределени заданий процессорам вычислительной системы. Целью изобретени вл етс расширение функциональных возможностей устройства за счет определени последовательности исполнени заданий сетевого плана. Устройство содержит блок 1 задани матрицы смежности, блок 2 определени полустепеней захода, многоканальный таймер 3, блок 4 синхронизации, многоканальный счетчик 5, вход 6 начальной установки устройства, вход 7 пуска, выходы 8 признаков разрешени исполнени заданий сетевого плана устройства и выходы 9 признаков исполнени заданий сетевого плана устройства. Перед началом работы обнул ют счетчик 5, в блок 1 занос т информацию о топологии сетевого графика, каналы многоканального таймера 3 загружают кодами, дополн ющими веса вершин сетевого графика до полной емкости каналов. После запуска блок 4 синхронизации формирует последовательность тактовых импульсов. При этом таймер 3 моделирует исполнение заданий сетевого плана, а счетчик 5 определ ет последовательность распределени заданий на исполнителей. 2 ил.

Description

ел i

СЛ

СО

со

Фиг.1

Изобретение относитс к вычислительной технике и может быть использ рано дл распределени заданий процессором вычислительной системы, Целью изобретени вл етс расширение функциональных возможностей устройства за счет определени последовательности исполнени заданий се- тевого плана.

На фиг.1 представлена функциональна схема предлагаемого устройства; на фиг.2 - функциональна схема блока определени полустепеней захода. I Устройство содержит блок I зада- |ни матрицы смежности, блок 2 опреде рени полустепеней захода, многоканальный таймер 3, блок 4 синхрониза- Щии, многоканальный счетчик 5, вход начальной установки устройства, |вход 7 пуска, выходы 8 признаков разрешени исполнени заданий сетевого плана устройства, входы 9 признаков исполнени заданий сетевого плана устройства.

Блок 2 определени полустепеней захода содержит группу из В элементов ИЛИ-НЕ 10, причем вход 11 признака наличи (К,М)-й дуги блока 2 (,...,В, ,...,В, где В - количество вершин в графе) подключен к М-му входу Кто элемента ИЛИ-НЕ 10 группы, выход которого вл етс выходом 12 признака отсутстви дуг,заход щих в К-ю вершину.

Устройство работает следующим образом .

Перед началом работы на вход 6 начальной установки устройства подают импульсный сигнал уровн 1. При этом каналы многоканального счетчика 5 обнул ютс , выходы признаков переполнени всех каналов подключаютс к выходам 8 устройства, обнул ютс каналы и признаки их переполнени многоканального таймера З.В блок 1 задани матрицы смежности занос т информацию о топологии сетевог графика. Каналы многоканального таймера 3, номера которшс соответствуют номерам вершин (заданий) сетевого плана, загружают информацией, дополн ющей код веса вершины до полной емкости канала (времени исполнени заданий). Цепи загрузки канала таймера 3 на фиг.1 не показаны. На вход 7 пуска устройства подают импульс уровн 1, при этом блок 4 синхронизации формирует последозатель0

5

0

5

0

5

0

5

0

ность тактовых импульсов уровн 1. Блок 2 определени полустепеней захода определ ет вершины с нулевой полустепенью захода и разрешает их моделирование в каналах таймера 3. После того, как любой из каналов таймера переполнитьс (моделирование исполнени задани окончено) на соответствующем ему выходе признака переполнени по вл етс потенциал уровн 1. При этом блок 1 задани матрицы смежности исключает из топочогии сетевого графика все дуги, исход щие из вершины, моделирование которой окончено и блок 2 определени полустепеней захода разрешает моделирование очередных вершин сетевого графика . Одновременно потенциал с выхода признака переполнени канала таймера разрешает работу соответствующего ему канала счетчика 5. Таким образом, в процессе работы в каналы счетчика 5 будет записана информаци о времени, которое прошло с момента окончани моделировани соответствующей каналу вершины сетевого графика. При поступлении на суммирующий вход счетчика 5 тактовых импульсов его каналы переполн ютс в последовательности, соответствующей последовательности моделировани вершин. При этом ка выходе признака наличи переполнрний и одном из выходов 8 устройства по вл етс потенциал уровн 1. При этом блок 4 синхронизации приостанавливает формирование тактовых импульсов. После того как задани сетевого плана , определенные потенциалами уровн 1 на выходах 8 устройства выполнены , на соответствующие им входы 9 устройства подают сигналы уровн 1. При этом счетчик 5 отключает соответствующие каналы счетчика 5 от выхода признака наличи переполнений и выходов признаков переполнени каналов. При этом счетчик 5 снимает сигнал уровн 1 с выхода признака наличи переполнений. При этом блок 4 синхронизации продолжает выработку тактовых импульсов. Работа устройства продолжаетс аналогично до тех пор, пока не будут выполнены все задани сетевого плана.

Claims

Формула изобретени

Устройство дл решени задач сетевого планировани , содержащее блок

515

задани матрицы смежности, многока- - нальный таймер, многоканальный счетчик и блок синхронизации, вход пуска которого вл етс входом пуска устройства , причем выход блока синхрониза- ции подключен к суммирующим входам многоканального таймера и многоканального счетчикаs входы начальной установки которых подключены к одноименному входу устройства, отличающеес тем, что, с целью расширени функциональных возможностей устройства за счет определени последовательности исполнени заданий сетевого плана, в него введен блок определени полустепеней захода, причем выход признака наличи (К,М)-й дуги блока задани матрицы смежности (,...,В, ,...,В, где В - количество вершин в графе) подключен к одноименному входу блока определени

u A %,%

996

полустепеней захода, выход признака отсутстви дуг заход щих в К-ю верши-; ну которого подключен к входу разрешени работы К-го канала многоканального таймера, выход признака переполнени К-го канала которого подключен к входу удалени ,дуг, исход щих из К-й вершины блока задани матрицы смежности и к входу разрешени работы К-го канала многоканального счетчика, выход признака переполнени которого вл етс выходом признака разрешени исполнени К-го задани сетевого плана устройства, вход признака исполнени К-го задани сетевого плана устройства подключен к входу отключени К-го канала многоканального счетчика, выход признака наличи переполнений которого подключен к входу приостанова блока синхронизации.

и/ j/w

к

о

Фиг. Z