SU1571680A1 - Устройство выборки и хранени - Google Patents

Abstract

Изобретение относитс  к импульсной технике и может быть использовано при проектировании аналого-цифровых преобразователей. Цель изобретени  - повышение быстродействи  устройства. Это осуществл етс  за счет того, что независимо от направлени  изменени  входного сигнала перезар д накопительного элемента 12 осуществл етс  выходным током эмиттерного повторител , образованного комплементарной парой транзисторов 2, 4. Посто нна  времени зар да элемента 12 определ етс  выходным сопротивлением эмиттерного повторител . Устройство позвол ет преобразовывать сигналы более широкого спектра и обладает более высокой точностью за счет улучшени  качества передачи высокочастотных сигналов. 2 ил.

Description

Изобретение относитс  к импульсной ехнике и может быть использовано при роектировании аналого-цифровых преобазователей .

Цель изобретени  - повышение быстродействи  устройства.

На фиг. 1 изображено предлагаемое ус- ройствог на фиг. 2 - диаграммы его работы. Устройство содержит четыре усилитель- ных элемента 1 - 4 на транзисторах, первый и второй коммутирующие элементы5 и б на ранзисторах, первый и второй токозадаю- щие и нагрузочный элементы 7 - 9 на резисторах , ограничительный элемент 10 на диоде, источник 11 напр жени  смещени , накопительный элемент 12 на конденсаторе , информационный вход 13 устройства, информационный выход 14 устройства, вход 15 управлени  режимом устройства, перва , втора  и треть  шины 16-18 устройства ,

. Устройство работает следующим образом .

Режимы выборки и хранени  определ ютс  потенциалом на входе 15, который управл ет токовым переключателем, образованным элементами 5 и 6. При низком потенциале на входе 15 ток И, задаваемый элементом 8, протекает через элемент 3 и запитывает эмиттер последнего, включа  аго в режим змиттерного повторител . Элемент 1 в зго врем  работает как эмит- териый повторитель с элементом 7 в качестве эмигтериой нагрузки, а элементы 2 и 6 образуют двухтактный повторитель. Элементы 6 и 10 в это врем  закрыты. Напр жение ни элементе 12 повтор ет входное напр жение, поданное на вход 13. Дл  перехода в режим хранени  на вход 15 подают высокий потенциал, запирающий элемент 5 и открывающий элемент 6. Эмиттер элемента 3 оказываетс  обесточенным и элементы 5 и 6 закрываютс . Ток И, задаваемый элементом 8, протекав-, через элементы 4 и 7, создава  на элементе 7 падение напр жени , запирающее элемент 1. Дл  н адежного запирани  элемента 1 ток И превышает ве- -личину тока 2, протекающего через элемент 1 Б режиме слежени , на величину Ai, Д|. В. режиме хранени  избыток тока сбрасываетс  через элемент 10 в шину 13. Падение напр жени  на элементе 7, запираюшее элемент 1, запирает и элемент 2. Таким образом, элемент 12 отключаетс  от входа 13 и сохран ет то значение входного напр жени , которое было в момент переключени  схемы из режима слежени  в режим выборки.

Независимо от направлени  изменени  входного сигнала перезар д конденсатора

осуществл етс  выходным током эмиттер- ного повторител , образованного комплементарной парой транзисторов. Посто нна  времени зар да конденсатора спреде- л етс  выходным сопротивлением эмиттерного повторител . В результате в устройстве в дес тки раз снижаетс  врем  зар да накопительного элемента, соответственно расшир   полосу пропускани  0 устройства, характеризующую его быстродействие .

Claims (1)

1. Формула изобретени  Устройство выборки и хранени , содержащее четыре усилительных элемента на 5 транзисторах, первый и второй коммутирующие элементы на транзисторах, первый и второй токозадающие и нагрузочный элементы на резисторах, ограничительный элемент на диоде, источник напр жени  0 смещени , накопительный элемент на конденсаторе , первый вывод которого  вл етс  информационным выходом устройства, эмиттеры транзисторов коммутирующих элементов объединены, коллектор транзи- 5 стора первого коммутирующего элемента подключен к эмиттеру транзистора третьего усилительного элемента, коллектор которо- ю подключен к первой шине питани  уст- ройства, коллектор транзистора второго 0 коммутирующего элемента подключен к эмиттеру транзистора первого усилительного элемента и к аноду диода ограничительного элемента, катод которого подключен к третьей шине питани  устройства, первый 5 вывод резистора второго токозэдающего элемента подключен к базе транзистора первого усилительного элемента, коллектор которого подкпючен к второй шине питани  устройства, первому выводу резистора пер- 0 вого токозадающего элемента и первому выводу источника напр жени  смещени , база транзистора первого коммутирующего элемента подключена к входу управлени  режимом устройства, отличающеес  5 тем,что, с целью повышени  быстродействи , второй вывод резистора первого токозадающего элемента подключен к эмиттерам транзисторов коммутирующего элемента, второй вывод источника налр - 0 жени  смещени  подключен к базе транзи- второго коммутирующего элемента, второй вывод резистора второго токозадающего элемента и второй вывод конденсатора накопительного элемента подключены к 5 шине нулевого потенциала устройства, эмиттер транзистора третьего усилительного элемента подключен к базе транзистора четвертого усилительного элемента, коллектор которого подключен к первому выводу источника напр жени  смещени , а эмиттер подключен к первому выводу конденсатора накопительного элемента и эмиттеру транзистора второго усилительного элемента , база которого подключена к аноду диода ограничительного элемента и первому выводу резистора нагрузочного элемента, коллектор подключен к первой шине питани 

   устройства и второму выводу резистора нагрузочного элемента, база транзистора третьего усилительного элемента подключена к базе транзистора первого усилительного элемента и  вл етс  информационным входом устройства.

   Фиг.г