SU1562898A1 - Multichannel device for information input/output - Google Patents

Multichannel device for information input/output Download PDF

Info

Publication number
SU1562898A1
SU1562898A1 SU884461574A SU4461574A SU1562898A1 SU 1562898 A1 SU1562898 A1 SU 1562898A1 SU 884461574 A SU884461574 A SU 884461574A SU 4461574 A SU4461574 A SU 4461574A SU 1562898 A1 SU1562898 A1 SU 1562898A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
channel
elements
inputs
Prior art date
Application number
SU884461574A
Other languages
Russian (ru)
Inventor
Александр Иосифович Андерсон
Original Assignee
Московский автомобильный завод им.И.А.Лихачева
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский автомобильный завод им.И.А.Лихачева filed Critical Московский автомобильный завод им.И.А.Лихачева
Priority to SU884461574A priority Critical patent/SU1562898A1/en
Application granted granted Critical
Publication of SU1562898A1 publication Critical patent/SU1562898A1/en

Links

Abstract

Изобретение относитс  к вычислительной технике, в частности к програмному управлению технологическим оборудованием. Цель изобретени  - повышение надежности. Устройство содержит блоки 3 и 4 гальванической разв зки, индикатор 6, элементы И 2, 11, 12, плавкий предохранитель 5, мажоритарный элемент 13, элемент И-НЕ 9, элемент задержки 10, блок 8 сложени  по модулю два, триггер 7. Изобретение позвол ет повысить надежность устройства путем его упрощени  и защиты от короткого замыкани  нагрузки. 2 ил.The invention relates to computing, in particular, to software control of process equipment. The purpose of the invention is to increase reliability. The device contains blocks 3 and 4 galvanic isolation, indicator 6, elements AND 2, 11, 12, fuse 5, majority element 13, element AND-HE 9, delay element 10, block 8 addition modulo two, trigger 7. The invention allows to increase the reliability of the device by simplifying it and protecting against short circuits of the load. 2 Il.

Description

СПSP

о юo you

0000

со ооwith oo

Изобретение относитс  к вычислительной технике, в частности к программному управлению технологическим оборудованием, и может быть использовано в программируемых контроллерах ,The invention relates to computing, in particular, to software control of process equipment, and can be used in programmable controllers.

Цель изобретени  - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.

На фиг. 1 представлена функциональна  схема устройства; на фиг.2 - временна  диаграмма его работы.FIG. 1 shows a functional diagram of the device; figure 2 - the timing diagram of his work.

Устройство (фиг. 1) содержит каналы 1 по числу разр дов информационного входа и в каждом канале 1 первый элемент И 2, первый 3 и второй А блоки гальванической разв зки, плавкий предохранитель 5 и индикатор 6, выход первого блока 3 гальванической разв зки через плавкий предохранитель 5 соединен с входом-выходом канала 1, который через индикатор 6 .подключен к входу второго блока 4 гальванической разв зки, выход кототриггера 7, выход которого соединен выходом ошибки устройства.The device (Fig. 1) contains channels 1 according to the number of bits of the information input and in each channel 1 the first element I 2, the first 3 and the second A blocks of galvanic isolation, fuse 5 and indicator 6, the output of the first block 3 galvanically isolated through fuse 5 is connected to the input-output of channel 1, which is connected via an indicator 6 to the input of the second galvanic isolation unit 4, the output of the co-trigger 7, the output of which is connected by the error output of the device.

Устройство работает следующий обThe device works the following about

разом. at once.

Устройство позвол ет использоват любой вход-выход канала 1 либо в ка честве внешнего входа устройства, л бо выхода. Если вход-выход канала 1The device allows to use any input-output channel 1 or as an external input device, a lo bo output. If the input-output channel 1

д используетс  в качестве входа, тоd is used as input then

между ним и положительным потенциал сети посто нного напр жени  подключ ют элементы автоматики (например, к нечные выключатели, кнопки у-правленbetween it and the positive potential of the DC network, the automation elements are connected (for example, to final switches, buttons are adjusted

15 датчики и т.п.). Если вход-выход ка нала 1 используетс  в качестве выхо да, то элементы автоматики (наприме катушки реле, электромагниты и т.п. подключаютс  между ними и отрицател15 sensors, etc.). If the input-output channel 1 is used as an output, then automation elements (for example, relay coils, electromagnets, etc., are connected between them and the negative

20 ным потенциалом сети посто нного на р жени .20 potential of a network of constant voltage.

Первоначально за счет установки на разр дах информационного входа устройства сигналов логического О Initially due to the installation on the bits of the information input of a device of logical O signals

30thirty

рого соединен с первым входом первого 25 и подачи сигнала логической 1 на элемента И 2 и соответствующим разр дом выхода устройства. Кроме того, устройство содержит триггер 7, блок 8 сложени  по модулю два, элемент И-НЕ 9, элемент 10 задержки и в каждом канале .второй 11 и третий 12 элементы И и мажоритарный элемент 13, выход которого соединен с входом первого блока 3 гальванической разв зки, .вторым входом первого элемента И 2 Своего канала 1 и соответствующим разр дом парвой группы входов блока 8 сложени  по модулю два, выход которого соединен с информационным входом tpnrrepa 7 и первым входом элемента Q И-НЕ 9, выход которого соединен с первыми входами третьих элементов И 12 каждого канала, выход первого элемента и 2 канала подключен к первому входу мажоритарного элемента 13 своего канала и соответствующему разр ду второй группы входов блока 8 сложени  по модулю два5 каждый разр д информационного входа подключен к вторым входам второго П и третьего 12 эле- ментов И своего канала 1, выходы которых соединены с вторым и третьим входами мажоритарного элемента 13, синхровход устройства подключен к первому входу второго 1 и третьему входу третьего 12 элементов И каждого канала 1 и входу .элемента 10 задержки , выход которого соединен с вторым входом элемента И-НЕ 9 и синхровходомIt is connected to the first input of the first 25 and supplying the signal of logical 1 to the element I 2 and the corresponding output of the device. In addition, the device contains a trigger 7, block 8 addition modulo two, the element AND-HE 9, the delay element 10 and in each channel. The second 11 and third 12 And elements and the majority element 13, the output of which is connected to the input of the first block 3 galvanic the second input of the first element AND 2 of its channel 1 and the corresponding discharge of the group of inputs of block 8 addition modulo two, the output of which is connected to the information input tpnrrepa 7 and the first input of the element Q AND-NOT 9, the output of which is connected to the first inputs of the third elements And 12 each to The channel, the output of the first element and 2 channels is connected to the first input of the major element 13 of its channel and the corresponding bit of the second group of inputs of the adding unit 8 modulo two5 each bit of the information input is connected to the second inputs of the second P and the third 12 elements And its own channel 1, the outputs of which are connected to the second and third inputs of the majority element 13, the synchronous input device is connected to the first input of the second 1 and the third input of the third 12 elements AND of each channel 1 and the input of the delay element 10, the output of which is inen with the second input element AND-NOT 9 and sync

4545

5050

5555

синхровход устройства обнул ютс  вы ходы мажоритарных элементов 13 в ка налах 1. Состо ние выхода мажоритар ного элемента 13, соответствующее состо нию входа внешнего входа-выхо да канала 1, должно поддерживатьс  на уровне, соответствующем логическ 1, поэтому фототранзистор блока 3 гальванической разв  зки, соответствующий входу, отключен. В этом режи ме работы канала цепь фиксаций ошиб . ки блокируетс  элементом И 2 за сче подачи сигнала логического О с вы хода мажоритарного элемента 13. При этом с Указанного канала на входы блока 8 поступают одинаковые сигнал логического О. Это преп тствует формированию сигнала ошибки на выхо блока 8 при любом значении входного сигнала на входе-выходе канала, пос тупающего -через блок 4 гальваническ разв зки на выход устройства.the synchronous input of the device is zeroed by the outputs of the majority elements 13 in channels 1. The output state of the majority element 13, corresponding to the input state of the external input-output channel 1, must be maintained at the level corresponding to the logic 1, therefore the phototransistor of the galvanically isolated unit 3 corresponding to the input is disabled. In this mode of channel operation, the chain of fixations is erroneous. ki is blocked by element 2 for signaling the logical O signal from the output of the majority element 13. At the same time, from the specified channel, the inputs of block 8 receive the same logical O signal. This prevents the formation of an error signal at the output of block 8 at any input signal value - the output of the channel arriving - through the block 4 galvanic isolation of the device output.

В режиме использовани  канала ка выходного при его нормальной работе сигналы на выходе элемента И 2 и ма жоритарного элемента 13 всегда один ковы. Поэтому блок 8 сложени  по мо дулю два не вырабатывает сигналов ошибки. На выходе последнего могут по вл тьс  кратковременные сигналы помехи при изменении состо ни  кана за счет переходных процессов в узла устройства. Однако эти сигналы не воспринимаютс  за счет стробированиIn the mode of using the output channel during its normal operation, the signals at the output of the AND 2 element and the primary element 13 are always the same. Therefore, block 8 of modulation two does not generate error signals. At the output of the latter, short-term interference signals may occur when the state of the kan changes due to transients in the device node. However, these signals are not perceived by gating.

триггера 7, выход которого соединен с выходом ошибки устройства.trigger 7, the output of which is connected to the error output of the device.

Устройство работает следующий образом .The device works as follows.

Устройство позвол ет использовать любой вход-выход канала 1 либо в качестве внешнего входа устройства, либо выхода. Если вход-выход канала 1The device allows you to use any input-output channel 1 or as an external input device, or output. If the input-output channel 1

используетс  в качестве входа, тоused as input then

между ним и положительным потенциалом сети посто нного напр жени  подключают элементы автоматики (например, конечные выключатели, кнопки у-правлени ,between it and the positive potential of the DC network, they connect automation elements (for example, limit switches, control buttons,

5 датчики и т.п.). Если вход-выход канала 1 используетс  в качестве выхода , то элементы автоматики (например, катушки реле, электромагниты и т.п.) подключаютс  между ними и отрицатель0 ным потенциалом сети посто нного напр жени .5 sensors, etc.). If the input-output channel 1 is used as an output, then automation elements (for example, relay coils, electromagnets, etc.) are connected between them and the negative potential of the DC voltage network.

Первоначально за счет установки на разр дах информационного входа устройства сигналов логического О Initially due to the installation on the bits of the information input of a device of logical O signals

00

5 и подачи сигнала логической 1 на Q 5 and signaling a logical 1 to Q

5five

00

5555

синхровход устройства обнул ютс  выходы мажоритарных элементов 13 в каналах 1. Состо ние выхода мажоритарного элемента 13, соответствующее состо нию входа внешнего входа-выхода канала 1, должно поддерживатьс  на уровне, соответствующем логической 1, поэтому фототранзистор блока 3 гальванической разв  зки, соответствующий входу, отключен. В этом режиме работы канала цепь фиксаций ошиб- . ки блокируетс  элементом И 2 за счет подачи сигнала логического О с выхода мажоритарного элемента 13. При этом с Указанного канала на входы блока 8 поступают одинаковые сигналы логического О. Это преп тствует формированию сигнала ошибки на выходе блока 8 при любом значении входного сигнала на входе-выходе канала, пос- тупающего -через блок 4 гальванической разв зки на выход устройства.the synchronous input of the device zeroes the outputs of the majority elements 13 in channels 1. The output state of the majority element 13 corresponding to the input state of the external input-output channel 1 must be maintained at a level corresponding to logical 1, therefore the phototransistor of the galvanically isolated unit 3 corresponding to the input disabled. In this channel operation mode, the chain of fixations is erroneous. ki is blocked by an And 2 element by supplying a logical O signal from the output of the majority element 13. At the same time, from the specified channel, the inputs of block 8 receive the same signals of logical O. This prevents the formation of an error signal at the output of block 8 at any input signal value the output of the channel, which arrives, through the galvanic isolation unit 4 to the output of the device.

В режиме использовани  канала как выходного при его нормальной работе сигналы на выходе элемента И 2 и мажоритарного элемента 13 всегда одинаковы . Поэтому блок 8 сложени  по модулю два не вырабатывает сигналов ошибки. На выходе последнего могут по вл тьс  кратковременные сигналы помехи при изменении состо ни  канала за счет переходных процессов в узлах устройства. Однако эти сигналы не воспринимаютс  за счет стробировани In the mode of using the channel as an output during its normal operation, the signals at the output of the AND 2 element and the majority element 13 are always the same. Therefore, modulo two addition unit 8 does not generate an error signal. At the output of the latter, short-term interference signals may appear when the channel state changes due to transients in the device nodes. However, these signals are not perceived by gating.

элемента И-НЕ 9 и триггера 7, задержанным на врем  переходных процессов уровнем сигнала, подаваемого на синх- ровход устройства. Задержка обеспечиваетс  элементом 10 задержки, при этом последний пропускает уровень нул  со своего входа без задержки.element AND-NOT 9 and trigger 7, delayed by the transient time level of the signal applied to the synchronous input of the device. The delay is provided by a delay element 10, while the latter passes the zero level from its input without delay.

В случае отказа при коротком замыкании в нагрузке или перегорании плавкого предохранител  5 за счет по влени  на двух входах мажоритарного элемента 13 сигналов логического О последний отключаетс . Таким образом , выходной транзистор блока 3 гальванической разв зки не успевает выйти из стро . При попытке включени  дефектного канала на выходах мажоритарного элемента 13 и элемента И 2 по вл ютс  противофазные сигналы.In the event of a fault in the event of a short circuit in the load or a blown fuse 5 due to the appearance at two inputs of the majority element 13 of the logical O signals, the latter is switched off. Thus, the output transistor of the galvanic isolation unit 3 does not have time to go out of service. When an attempt is made to turn on the defective channel, the out-of-phase signals appear at the outputs of the majority element 13 and element 2.

После срабатывани  элемента 10 задержки (фиг. 2) по переднему фронту сигнала ошибки с выхода блока 8 устанавливаетс  триггер 7, возбужда  выход ошибки устройства, а мажоритарный элемент 13 сигналом с выхода элемента И-НЕ 9 - в состо ние О. При этом выходной транзистор блока 3 гальванической разв зки также не успевает выйти из стро , так как длительность задержки элемента 10 достаточно мала. После устранени  неисправности и инициализации очередной записи в устройство триггер 7 сбрасываетс .After the delay element 10 is triggered (Fig. 2), a trigger 7 is set on the leading edge of the error signal from the output of block 8, energizing the error output of the device, and the major element 13 by the signal from the output of the NAND 9 element - to state O. The output transistor Unit 3 galvanic isolation also does not have time to get out of order, as the duration of the delay element 10 is quite small. After the fault is eliminated and the next entry into the device is initialized, the trigger 7 is reset.

Claims (1)

Формула изобретени Invention Formula Многоканальное устройство дл  ввода-вывода информации, содержащее в каждом канале первый элемент И, первый и второй блоки гальванической разв зки, плавкий предохранитель, индикатор , выход первого блока гальва- A multichannel device for input-output information, containing in each channel the first element I, the first and second blocks of galvanic isolation, fuse, indicator, output of the first block galvanic 00 00 нической разв зки через плавкий предохранитель соединен с входом индикатора и  вл етс  входом-выходом устройства , выход индикатора соединен с входом второго блока гальванической разв зки, выход которого соединен с первым входом первого элемента И и  вл етс  соответствующим выходом устройства , отличающеес  тем, что, с целью повышени  надежности устройства, в него введены триггер , блок сложени  по модулю два, элемент И-НЕ, элемент задержки и в c каждый канал второй-и третий элементы И, мажоритарный элемент, выход которого соединен с входом первого блока гальванической разв зки, вторым входом первого элемента И данного канала и соответствующим входом первой группы блока сложени  по модулю два, выход которого- соединен с информационным входом триггера и первым входом элемента И-НЕ, выход которого соеди- ,нен с первыми входами третьих элемен- |тов И каждого канала, выход первого | элемента И канала подключен к первому входу мажоритарного элемента данного s канала и соответствующему входу второй группы блока сложени  по модулю два, вторые входы второго и третьего (Элементов И объединены и  вл ютс  соответствующим информационным входом устройства, выходы второго и третьего элементов И подключены к второму и третьему входам мажоритарного элемента , вход элемента задержки соединен с первыми входами вторых и третьими входами третьих элементов И и  вл етс  синхровходом устройства, выход элемента задержки соединен с вторым входом элемента И-НЕ и синхровходом триггера, выход которого  вл етс  выводом ошибки устройства.through the fuse is connected to the indicator input and is the input-output of the device, the indicator output is connected to the input of the second galvanic separation unit, the output of which is connected to the first input of the first element I and is the corresponding output of the device, characterized in that in order to improve the reliability of the device, a trigger is added to it, a modulo-two addition unit, an AND-NOT element, a delay element and each channel has a second and third AND elements, a major element, the output of which is connected to the input the house of the first galvanic isolation unit, the second input of the first element AND of this channel and the corresponding input of the first group of the modulo-two unit, the output of which is connected to the trigger information input and the first input of the NAND element whose output is connected to the first inputs the third elements AND each channel, the output of the first | An element of the channel is connected to the first input of the major element of this s channel and the corresponding input of the second group of the modulo-two modulo unit; the second inputs of the second and third (And elements are combined and are the corresponding information input of the device; the outputs of the second and third elements are connected to the second and the third input of the majority element, the input of the delay element is connected to the first inputs of the second and third inputs of the third And elements, and is the synchronous input of the device, the output of the delay element is connected to the second input of the NAND element and the synchronous input of the trigger, the output of which is the output of the device error. 5five 00 5five 00 ZJtVJflocZJtVJfloc cmpoScmpoS вat с JJwith jj JVJv Фиг, 2FIG 2
SU884461574A 1988-07-15 1988-07-15 Multichannel device for information input/output SU1562898A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU884461574A SU1562898A1 (en) 1988-07-15 1988-07-15 Multichannel device for information input/output

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU884461574A SU1562898A1 (en) 1988-07-15 1988-07-15 Multichannel device for information input/output

Publications (1)

Publication Number Publication Date
SU1562898A1 true SU1562898A1 (en) 1990-05-07

Family

ID=21390218

Family Applications (1)

Application Number Title Priority Date Filing Date
SU884461574A SU1562898A1 (en) 1988-07-15 1988-07-15 Multichannel device for information input/output

Country Status (1)

Country Link
SU (1) SU1562898A1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826992B2 (en) 2002-10-08 2010-11-02 Vega Grieshaber Kg Means for calibrating a measuring instrument

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Патент US № 4303990, кл. 340-543, опублик. 1981. Авторское свидетельство СССР № 1275416, кл. G 06 F 3/00, 1985. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7826992B2 (en) 2002-10-08 2010-11-02 Vega Grieshaber Kg Means for calibrating a measuring instrument

Similar Documents

Publication Publication Date Title
US5452308A (en) Method for monitoring symmetrical two-wire bus lines and two-wire bus interfaces and device for carrying out the method
SU1562898A1 (en) Multichannel device for information input/output
JPS63245115A (en) Apparatus and method for current surge drainage for cmos device
US5086441A (en) Frequency divider circuit
SU960775A2 (en) Multi-channel device for dc voltage stabilizing
US5414709A (en) Circuit for generating a configuration signal for a network system
JPH038126B2 (en)
SU1760595A1 (en) Breakdown tester for series-connected thyristors of high-voltage rectifiers in controllable valve-type converter
RU1817086C (en) Output device
SU1091168A1 (en) Device for control of switching backup blocks
SU1406582A1 (en) Device for checking multichannel system of secondary electric power supply
SU1453505A1 (en) Device for differential protection of electric installation
SU1488806A1 (en) Unit for shaping interlock signal in case of switching power supply unit on/off
SU1309166A1 (en) Device for checking phase alternation in three-phase network
SU1059672A1 (en) Switching device
SU1598170A1 (en) Binary counter
KR100304957B1 (en) Key pad circuit
SU1506398A1 (en) Device for checking electric circuits
SU1415317A1 (en) Method of monitoring the switching of thyristors of converter
SU1095411A2 (en) Three-channel relay amplifier
SU1256193A1 (en) Device for majority checking of redundant logic units
SU1599988A1 (en) Binary counter
SU1029302A2 (en) Device for checking phase alternation in three-phase power network
SU483814A1 (en) Redundant trigger
JPS6339254A (en) Fault detecting device for digital exchange