SU1550507A1 - Device for polynominal decomposition of logic functions - Google Patents
Device for polynominal decomposition of logic functions Download PDFInfo
- Publication number
- SU1550507A1 SU1550507A1 SU884443227A SU4443227A SU1550507A1 SU 1550507 A1 SU1550507 A1 SU 1550507A1 SU 884443227 A SU884443227 A SU 884443227A SU 4443227 A SU4443227 A SU 4443227A SU 1550507 A1 SU1550507 A1 SU 1550507A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- logical
- input
- group
- outputs
- inputs
- Prior art date
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в ЭВМ, интерпретирующих программы высокого уровн , а также в процессорах, ориентированных на эффективное решение определенных задач. Цель изобретени - расширение функциональных возможностей устройства за счет конъюнктивно-полиномиального разложени логических функций по произвольным K≤N переменным. Это достигаетс тем, что устройство дл полиномиального разложени логических функций содержит N (N-кол-во переменных разлагаемой логической функции) групп логических чеек по 2N-1 чеек в каждой, N - 1 узлов управлени и N - 1 коммутаторов, причем кажда логическа чейка содержит элементы И и элемент СЛОЖЕНИЕ ПО МОДУЛЮ 2, 2N информационных входов, N настроечных входов и 2 N выходов. На информационные входы устройства подаетс таблица истинности разлагаемой логической функции, на настроечные входы устройства поступают компоненты двоичного вектора настройки U = (U1,U2,...,UN), определ ющие переменные, по которым осуществл етс разложение /единичные компоненты вектора U определ ют переменные, по которым производитс разложение/. На выходах устройства последовательно формируютс таблицы истинности логических функций ψS(S = 0,1,...,2к-1), на которые разлагаетс исходна логическа функци N переменных. 1 з.п. ф-лы, 2 табл. 7 ил.The invention relates to computing and can be used in computers interpreting high-level programs, as well as in processors oriented towards the effective solution of certain problems. The purpose of the invention is to expand the functionality of the device due to conjunctive-polynomial decomposition of logical functions in arbitrary K≤N variables. This is achieved by the fact that a device for polynomial decomposition of logical functions contains N (N-number of variables of a decomposable logical function) groups of logical cells with 2 N-1 cells each, N - 1 control nodes and N - 1 switches, and each the cell contains And elements and the Element CONSTRUCTION BY MODULE 2, 2 N information inputs, N configuration inputs and 2 N outputs. The information inputs of the device are supplied with a truth table of the decomposable logic function, the binary inputs of the device receive the binary vector settings U = (U 1 , U 2 , ..., U N ), which determine the variables according to which the vector components are decomposed U define the variables on which the decomposition is performed. At the outputs of the device, successively formed truth tables of logical functions = S (S = 0.1, ..., 2 to -1), into which the initial logical function of N variables is decomposed. 1 hp f-ly, 2 tab. 7 il.
Description
коммутатора; на фиг. 6 - функциональна схема второго коммутатора; на , 7 - графы состо ний второго коммутатора дл рассматриваемого примера ,,switch; in fig. 6 - functional scheme of the second switch; 7, state graphs of the second switch for the considered example,
Устройство дл полиномиального разложени логических функций (фиг„1-) содерхнт 2 -4 логические чейки щервой группы If-l4, 2B 4 логические чейки второй группы ; 4 логические чейки третьей групA device for polynomial decomposition of logical functions (Figs. 1-) contains 2-4 logical cells of the first group If-1 4, 2B 4 logical cells of the second group; 4 logical cells of the third group
4V3 .4V3.
5 1 з, 6,-6в, 5 1 s, 6, -6b,
V7,V7,
выхоп 1 2 узла управлени 41 и, 4, коммутатора 5 и 5,, информационных: входов настроечных входа дов . ч vyhop 1 2 control nodes 41 and, 4, switch 5 and 5, informational: the inputs of the configuration inputs are ids. h
Кажда логическа чейка 1,2 и 3 {ф г.2) содержит два информационных Ј хода 9 и 10, настроечный вход 11, 1ыход 12, элемент И 13„ элемент 14 СЛОЖЕНИЕ ПО МОДУЛЮ 2.Each logic cell 1, 2 and 3 (form 2) contains two informational lines 9 and 10, setup input 11, output 12, and element 13 “element 14 MODULE 2 CONDITION.
Узел 4 управлени содержит два элемента НЕ 15 и 1 б, элемент ИЛИ-НЕ 7, элемент ИЛИ 18, элемент И 19, .шемент 20 СЛОЖЕНИЕ ПО МОДУЛЮ 2 20 п ть выходов 21-25. Узел управлени 4 а содержит эле- ij-seHT ИЛИ 26, элемент НЕ 27, два эле- ента И 28 и 29 и три выхода 30-32.The control unit 4 contains two elements NOT 15 and 1 b, element OR-NOT 7, element OR 18, element AND 19, station 20 COMPONENT ON MODULE 2 20 five exits 21-25. The control unit 4a contains the element ij-seHT OR 26, the element NOT 27, two elements AND 28 and 29 and three outputs 30-32.
Коммутатор 51 образуют четыре эле Йента И-ИЛИ 33-36.Switch 51 form the four Ele Yenta AND-OR 33-36.
Коммутатор 5 Ј состоит из шести (злемектой И-ИЛИ 37-42.Switch 5 Ј consists of six (with the element AND-OR 37-42.
Устройство работав г следующим образом ,,The device worked as follows,
На j-й информационный вход ( „ 2,,,.,2П) устройства подаетс значение у: разлагаемой логической функци f«f (х,,х ,..., х ) на (j-lX-м набореOn the j-th information input ("2 ,,,., 2П) of the device, the value y is applied: decomposable logic function f" f (x ,, x, ..., x) on the (j-lX-th set
х x
х п - xn -
Ј(х1sx а$ оtЈ (x1sx and $ ot
Х«кX "to
та К 5 ,х.that K 5, x.
о « ,Х gabout ", x g
2k-4 Ж К2k-4 F K
5 050
s(xr.s (xr.
(О(ABOUT
множество чсевозможных поmany possible
1 « л ц- nca J Л 1 "l c-nca J L
переменных х1,ха,. „. ,х п« На настроечные входы 7 устройства поступают компоненты двоичного вектора настройкиvariables x1, ha ,. “. , x n “The binary input vector components are supplied to the configuration inputs 7 of the device
U «(Uf ,1,.,, ,Uh) , определ клцие переменные , по которьЫ осуществл етс разложение,. При этом, если U 1 (,2,.,.,п)9 то выполн етс разложение по переменной х.; если U.0, разложение по х не производитс . На выходах 8 устройства последовательно формируютс таблицы истинности логической функции s(,о о.,2 -1), на которые разлагаемс исходна функци Ј«Ј(х15хU "(Uf, 1,. ,,, Uh), defines the variables that can be decomposed by. In this case, if U 1 (, 2,.,., P) 9 then the decomposition in the variable x is performed; if U.0, x decomposition is not performed. At outputs 8 of the device, successively the truth tables of the logical function s (, o, 2-1) are formed, into which the original function Ј раз х (x15x
5five
парно различных конъюнкций ранга г (,1,..„ ,k) переменных х ,х . ,at, ,..,х , по которым осуп{ествл -етс конъюнктивно-полиномиальное разложение .pairs of different conjunctions of rank r (, 1, .. „, k) of variables x, x. , at,, .., x, on which the smallpox {ate-ats conjunctive-polynomial decomposition.
Значение функции vs(xf«-t «x . «The value of the function vs (xf "-t" x. "
ХГ„(CG "(
SS
(2 S+v+l)-M выходе устройства.(2 S + v + l) -M output device.
В табл.1 дл представлены виды 2 8 возможных конъюнктивно-поли- номиальных разложений логической функции трех -переменных (xf,x,x )Table 1 presents the types of 2–8 possible conjunctive-polynomial expansions of the logical function of three-variables (xf, x, x)
S чл л (1 S tsp (1
на v-м наборе переменныхon the vth variable set
(., ,0,о,х f p (,1,... ,2 -1; 0,1,0..,2к-1) формируетс на(.,, 0, o, x f p (, 1, ..., 2 -1; 0,1,0 .., 2k-1) is formed on
хг„hg „
Известно, что произвольна логи- ческа функци переменных (x1,x ,. ...,xh) допускает конъюнктивно-поли- номиальное разложение по переменной х; () вида:It is known that an arbitrary logical function of variables (x1, x,..., Xh) admits a conjunctive-polynomial expansion in the variable x; () of the form:
5five
,,,.. ,xn) V0(x1, |...xn) @ х. V,(xf ,.,. .х,,, .., xn) V0 (x1, | ... xn) @ x. V, (xf,.,. .X
i-fi-f
где (х. ..,xlVl,where (x ..., xlVl,
X1-1 X1-1
,хп) (2), hp) (2)
х x
XX
ли whether
Xh)Xh)
« xn) "Xn)
ИAND
f (x,,... jXjH ,OjX, if (x ,, ... jXjH, OjX, i
iv,(x 1t.., ,x j.,,x fH, .. . ,хп)вiv, (x 1t ..,, x j. ,, x fH, ...., xn) in
- (-( х.и) г/„ „- (- (h.i) g / „„
(j L x i-i(j L x i-i
0,xi +1 0, xi +1
XX
() ® f (x, ,... ,x,.,, I,() ® f (x,, ..., x,. ,, i,
5five
x)«, ) « « ХП x) ",)" "HP
Выполнение менным х f ,xExecution x f, x
5five
дd
0 0
ЛП) LP)
разложени (2) по пере- {f,xfi,...,XfK дает возможность представить произвольную логическую функцию f(х,,х1,..,х„) в виде полиномиальной суммы (1) логических функций n-k переменных vs(xjexpansion (2) with respect to per- {f, xfi, ..., XfK makes it possible to represent an arbitrary logical function f (x ,, x1, .., xn) as a polynomial sum (1) of logical functions n-k variables vs (xj
х|... x | ...
хр „) причем Х|xp ") and X |
и« and"
ГR
мзmz
f причем i к. if and i k. i
Г.-1 1 ГНГ G.-1 1 GNG
х txi xnJ/lx (1 х г x txi xnJ / lx (1 x g
.xt,«.xt, "
Исходным дл построени таблиц истинности функций вл етс вектор зна (У,У, ... ,уг Ja(yThe source for constructing the truth tables of functions is the vector of knowledge (U, U, ..., y Ja (y
функцииfunctions
чении w ...,У°chenii w ..., y °
о i разлагаемойabout i decomposable
i i
f«f(x«f "f (x"
хд,...,хь)„ Полагаем, что разложениеxd, ..., xb) „We believe that decomposition
аbut
4 мпроизводитс последовательно по переменным К(,..,,Х(. Далее формируетс последовательность векторов w,Wj,..,,wk, компоненты которых вычисл ютс согласно следующим рекуррентным соотношени м:4 modules are produced sequentially in variables K (, .., X (. Next, a sequence of vectors w, Wj, .. ,, wk is formed, the components of which are calculated according to the following recurrence relations:
v h- v h-
(3)(3)
FV ©V () ijm«t (inlm FV © V () ijm «t (inlm
где i-0,1 ,. , . ,where i is 0,1,. , ,
t-l,2,...,m; ,2,...,k.t-l, 2, ..., m; , 2, ..., k.
В соответствии с приведенным алгоритмом разложени (3) устройство содержит п русов логических чеек (фиг,2), работа которых описываетс выражением:In accordance with the above decomposition algorithm (3), the device contains logic cell sequences (Fig. 2), whose operation is described by the expression:
&ftit & ftit
где /3,, и /Jj - соответственно сигналы на первом и втором информационных входах логической чейки; U. (,.,...where / 3 ,, and / Jj - respectively, the signals on the first and second information inputs of the logic cell; U. (.,., ...
..п) - сигнал на настроечном.. p) - signal on the tuning
входе логической чейки (индекс i указывает, , что чейка гсаходитс в i-м русе и на нее подаетс i-й компонент вектора нас-тройки U (U, ри...,Пп); ai - сигнал на выходе логической чейки.the input of the logic cell (the index i indicates that the cell is located in the i-th language and the ith component of the us-three U vector (U, p ..., nn) is fed to it; ai is the signal at the output of the logic cell.
Как отмечалось выше, если U, 1 , то разложение осуществл етс по переменной x.(lii,4n), т.е. ,As noted above, if U, 1, then the decomposition is carried out in the variable x. (Lii, 4n), i.e. ,
НЫЙ ДВОИЧНЫЙ КОД (Z У , 2 ,..., 7. NEW BINARY CODE (Z Y, 2, ..., 7.
который предназначен дл коммутации входных сигналов коммутатора по q направлени м.which is intended to switch the input signals of the switch in q directions.
Услоннч формировани сигналовSignal conditioning
,z V 7 слрлл к 1чне: , z V 7 slrll to 1 hour:
10ten
(41(41
1, если U,Uj ,f., . ,и,., или z , если I U q-l; ; 1 if U, Uj, f.,. , and,., or z, if I U q-l; ;
/} J о/} J o
1 ; ,3,.,. ,п; ,3q.one ; , 3,.,. ,P; , 3q.
Узлы 4 управлени могут быть построены на основе фундаментального симметрического многаПопмсннкиControl nodes 4 can be built on the basis of a fundamental symmetric multi-popp
Тогда (А) можно представить в пн- де:Then (A) can be represented in pn-de:
rovrov
25 (5)25 (5)
,3,...,П;, 3, ..., P;
i где F., F., (1,ДГг 9, .. ,U .Л - Аук20i where F., F., (1, DGG 9, .., U. Л - Аук20
J« Следовательно, rf p, ©/14 3Q даменталыше (элементарные) симмет- н 1-й рус логических чеек обеспечи- рические булевы функции, завис щие J “Therefore, rf p, / / 14 3Q is a damentalist (elementary) symmetric of the 1st rus of logical cells, the provisional Boolean functions depending
от переменных t ,U4 ,. , . ,11 ., , где ,1 . о. ,q-l . При этом F,вает преобразование входного вектора значений согласно (3). При переменна х -, принадлежит множествуon variables t, U4,. , , 11., where, 1. about. , q-l. In this case, F, converts the input vector of values according to (3). When variable x -, belongs to the set
p,---Qt 1 ,. о. ,q-l . При этом Г , -1 тогда и олько тогда, когда . . ,+p, Qt 1,. about. , q-l. In this case, G, -1 then and only when. . , +
.х1к+а х Ьй рус Л0 35 /.х1к + а х Ь рус L0 35 /
гических чеек обеспечивает транзит- Лункции Fp (, 1 ,3.. ,Р) поступают на вторые входы Р-го узла управлени (,3,...п-2) со вторых выходов (P-l)-ro узла управлени и ис- д0 пользуютс дл формировани сигналов .(5). В свою очередь, на своихof the logic cells provides the Transit-Functions Fp (, 1, 3 .., P) to the second inputs of the P-th control node (, 3, ... n-2) from the second outputs (Pl) -ro of the control node and g0 is used to generate signals. (5). In turn, on their
ну передачу входного вектора значений на выход.Well, transfer the input vector of values to the output.
Дл выделени из векторов w,,;,., ,..,WH последовательных кортежей значений функций sслужат коммутаторы 5 (их общее количество п-1).To extract from the vectors w ,,;,.,, .., WH, consecutive tuples of the values of the functions s serve switches 5 (their total number is n-1).
Если сумма значений первых q компонент U1 ,U7,... ,11 (,3,... ,п)If the sum of the values of the first q components is U1, U7, ..., 11 (, 3, ..., n)
вектора настройки U равна 5. и,Кл,the tuning vector U is 5. and, Cl,
ffl«t ffl "t
то (q-l)-ft коммутатор 5 обеспечивает формирование на своих выходах упор доченного вектора значений, в котором таблицы истинности промежуточных функций разложени (,1,... . . ), завис щих от kd переменных , располагаютс последовательно в пор дке возрастани к меров функции , т.е. V. vV , ,.then (ql) -ft switch 5 ensures the formation at its outputs of an ordered vector of values, in which truth tables of intermediate decomposition functions (, 1, ....), depending on kd variables, are arranged sequentially in order of increasing measures functions, i.e. V. vV,,.
Дл управлени коммутаторами используютс узлы 4 управлени . Причем каждому (q-O-му коммутатору (, 3,««.,п) соответствует (q-l)-ft узелControl nodes are used to control the switches. Moreover, each (q-O-th switch (, 3, ««., P) corresponds to (q-l) -ft node
4545
вторых выходах Р-й узел управлени реализует исход из F р пункцииthe second outputs of the p-th control unit implements the outcome of the F p puncture
66
F P.|( I о которые поступают на вторые входы (Р+)-го узла управлени :F P. | (I about which arrive at the second inputs (P +) of the control unit:
Ь Fp, если B Fp if
6 -Ь 6 если 6 - 6 if
50 50
.если б Р+1.if b P + 1.
(6)(6)
5555
F р U p+1 Fp F p U p + 1 Fp
П F6 1 ир«, tf ,P F6 1 IR ", tf,
Дл рассматриваемого примера () с учетом (5), (6) можно записать услови формировани сигналов узлами 4 управлени :For the considered example (), taking into account (5), (6), it is possible to write the conditions of the formation of signals by the control nodes 4:
z;-u,vujj Jz; -u, vujj J
zJ-U, zJ-U,
504076504076
управлени , который на ;торпых выходах формирует уннтарннП q-pa:-p«control, which at the main outputs forms the q-pa unplaced :-p "
НЫЙ ДВОИЧНЫЙ КОД (Z У , 2 ,..., 7. ).NEW BINARY CODE (Z Y, 2, ..., 7.).
который предназначен дл коммутации входных сигналов коммутатора по q направлени м.which is intended to switch the input signals of the switch in q directions.
Услоннч формировани сигналовSignal conditioning
,z V 7 слрлл к 1чне: , z V 7 slrll to 1 hour:
(41(41
1, если U,Uj ,f., . ,и,., или z , если I U q-l; ; 1 if U, Uj, f.,. , and,., or z, if I U q-l; ;
/} J о/} J o
,3,.,. ,п; ,3q., 3,.,. ,P; , 3q.
Узлы 4 управлени могут быть построены на основе фундаментального симметрического многаПопмсннкиControl nodes 4 can be built on the basis of a fundamental symmetric multi-popp
Тогда (А) можно представить в пн- де:Then (A) can be represented in pn-de:
rovrov
(5)(five)
,3,...,П;, 3, ..., P;
i где F., F., (1,ДГг 9, .. ,U .Л - Аукi where F., F., (1, DGG 9, .., U. L - Auk
даменталыше (элементарные) симмет- рические булевы функции, завис щиеdamentalish (elementary) symmetric Boolean functions that depend on
5five
вторых выходах Р-й узел управлени реализует исход из F р пункцииthe second outputs of the p-th control unit implements the outcome of the F p puncture
66
F P.|( I о которые поступают на вторые входы (Р+)-го узла управлени :F P. | (I about which arrive at the second inputs (P +) of the control unit:
Ь Fp, если B Fp if
6 -Ь 6 если 6 - 6 if
0 0
.если б Р+1.if b P + 1.
(6)(6)
F р U p+1 Fp F p U p + 1 Fp
П F6 1 ир«, tf ,P F6 1 IR ", tf,
Дл рассматриваемого примера () с учетом (5), (6) можно записать услови формировани сигналов узлами 4 управлени :For the considered example (), taking into account (5), (6), it is possible to write the conditions of the formation of signals by the control nodes 4:
z;-u,vujj Jz; -u, vujj J
zJ-U, zJ-U,
,u,vu2;u, vu2;
, Ф U4;, F U4;
Fj-U,U,;Fj-U, U;
z -Fjvfis;z -Fjvfis;
«sl-UjF1,;"Sl-UjF1 ,;
..
Схемы первого 4 и второго 4 уз- XJOB управлени построены согласно (7) н (8)в В устройстве ()ft коммутатор содержит 2 п-2 элементов 1, (q«2,3,,..,n)s где , ,.., q - количество двухвходовых элементов И, выходы которых подключаютс к входам соответствующего эле- Цента ИЛИ.The first 4 and second 4 node-XJOB control circuits are constructed according to (7) n (8) in the device () ft the switch contains 2 p-2 elements 1, (q "2,3 ,, .., n) s where, , .., q is the number of two-input AND elements, the outputs of which are connected to the inputs of the corresponding element OR.
В качестве по снени на фиг,7 (а, Ј)„в) приведены графы работы второгоAs an explanation in FIG. 7 (a,) „c), the graphs of the second
(7)коммутатора 5г дл рассматриваемого примера, указываютс направлени передачи информации при различных(7) Switch 5g for the example in question, the directions of information transfer are indicated for various
е векторах настройки. Такие графы могут быть легко построены дл всех коммутаторов при произвольном значении пe vectors settings. Such graphs can be easily constructed for all switches for an arbitrary value of n.
(8)|На основе графов однозначно восп| гоиэ- водитс функциональна схема соответЮ ствующих коммутаторов.(8) | On the basis of graphs, uniquely | Goiivoda functional diagram of the corresponding switches.
В качестве иллюстрации в табл.2 представлены реализуемые устройством восемь видов конъюнктивно-полино- миальных разложений логической функ15 Дин трех переменных:As an illustration, Table 2 presents eight types of conjunctive-polynomial expansions of the logical function 15 Din implemented by the device in three variables:
f (x, ,x7,x3)x1xtx3vx,x3.f (x, x7, x3) x1xtx3vx, x3.
В табл.2 жирной линией выделены кортежи значений логических функцийIn Table 2, a bold line highlights the tuples of the values of logical functions.
4V(,l,...,.4V (, l, ...,.
2020
Как следует иэ табл.2, имеет местоAs follows from table 2, takes place
Как следует иэ табл.2, имеет местоAs follows from table 2, takes place
Ј (х ,xl,x3)x1xax3vx1XjЈ (x, xl, x3) x1xax3vx1Xj
xtx3 © ,УХ s) xtx3 ©, YH s)
(x, ® x 3) Ф хгх,хэ (x, ® x 3) F xgh, he
© xi(x1vx-t) © xi (x1vx-t)
© х,хэ Ф x, Ф х,хгхэ © x, he f x, f x, hghe
хг Ф х}хг © х,хг Ф х,х3х,xg f x} xr © x, xg f x, x3x,
х, © хэ @ хгх1 © х7х3х, x, © he @ hgh1 © x7x3x,
1 © хэ © х5®:сгх3Ф ,® 1 © he © x5®: CGF3, ®
Таким образом, устройство позвол ет выполн ть 2 конъюнктивно-полино- Циальных разложений.Thus, the device allows 2 conjunctive-polynomial decompositions to be performed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884443227A SU1550507A1 (en) | 1988-05-16 | 1988-05-16 | Device for polynominal decomposition of logic functions |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU884443227A SU1550507A1 (en) | 1988-05-16 | 1988-05-16 | Device for polynominal decomposition of logic functions |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1550507A1 true SU1550507A1 (en) | 1990-03-15 |
Family
ID=21382452
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU884443227A SU1550507A1 (en) | 1988-05-16 | 1988-05-16 | Device for polynominal decomposition of logic functions |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1550507A1 (en) |
-
1988
- 1988-05-16 SU SU884443227A patent/SU1550507A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1124281, кл. G 06 F 5/00, 1983. Авторское свидетельство СССР № 1441380, кл, G 06 F 5/00, G 06 F 7/00, 1987. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0074722A2 (en) | Multilevel logic circuit | |
US3458240A (en) | Function generator for producing the possible boolean functions of eta independent variables | |
SU1550507A1 (en) | Device for polynominal decomposition of logic functions | |
US5764856A (en) | Parallel neural networks having one neural network providing evaluated data to another neural network | |
US5227678A (en) | Fast digital comparison circuit for fuzzy logic operations | |
Kung et al. | Highly parallel architectures for solving linear equations | |
KR930015431A (en) | moderator | |
MXPA94005782A (en) | Feedforward control system, method and control module. | |
RU1791818C (en) | Device for control of modulo three residual code | |
RU1793547C (en) | Logical unit having many inputs | |
SU1647558A1 (en) | Matrix calculator | |
SU1136147A1 (en) | Calculating device | |
Lin et al. | A low-cost neural sorting network with O (1) time complexity | |
SU1598161A1 (en) | Multifunction logic module | |
SU1675876A1 (en) | Logic module | |
SU943706A1 (en) | Device for comparing binary numbers | |
Conti et al. | A CMOS analog neuro-chip with stochastic learning and multilevel weight storage | |
SU1264160A1 (en) | Device for calculating sets of logic functions | |
SU1267407A2 (en) | Multiplying-dividing device | |
SU1149254A1 (en) | Device for multiplying numbers in residual class system | |
SU1742811A1 (en) | Device for computing symmetric boolean functions | |
SU813410A1 (en) | Universal logic module | |
SU1170462A1 (en) | Fast fourier transformer | |
SU981992A1 (en) | Adder in m from n code | |
SU1119003A1 (en) | Universal logic module |