SU1545228A1 - Коррел тор - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Целью изобретени   вл етс  повышение точности и быстродействи  и расширение функциональных возможностей за счет определени  разности доплеровских частот и ускорений. Работа коррел тора происходит в три этапа, при этом частота формировани  выбора по одному из каналов сначала посто нна, затем измен етс  по линейному и квадратичному закону. Коррел тор содержит аналого-цифровые преобразователи 1, 6, блок 2 задержки, блоки 4, 3, 10, 14 элементов И, блоки 8, 11, 15 элементов ИЛИ, элементы И 7, 13 блок 9 аналогоцифровых преобразователей, блок 12 перемножителей, блок 16 накопителей, блок 17 определени  максимума, дешифратор 18, синхронизатор 19, регистры 20, 21, 22. 1 ил.

Description

Изобретение относится к измерительной и вычислительной технике и может быть использовано для измерения функции взаимной корреляции межцу двумя случайными''процессами, задержанными один относительно другого и подвергнутых искажениям за счет доплеровской частоты.

Целью изобретения является повышение точности и быстродействия и расширение функциональных возможностей за счет определения разности доплеровских частот и ускорений.

На чертеже приведена структурная схема коррелятора.

Коррелятор содержит аналого-цифровой преобразователь 1, блок.2 задержки, блоки 3 и 4 элементов И, вход 5 запуска,.аналого-цифровой преобразователь 6, элемент И 7, блок 8 элементов ИЛИ, блок 9 аналого-цифровых преобразователей, блок J0 элементов И, блок 11. элементов ИЛИ, блок 12 пе~ ремножителей, элемент И 13, блок 14 элементов И, блок 15 элементов ИЛИ, блок 16 накопителей, блок 17 определения максимума, дешифратор 18, синхронизатор 19, регистры 20-22.

Коррелятор работает следующим образом . · '

При поступлении импульса запуска на вход коррелятора запускается синхронизатор 19. Начинается первый цикл вычисления взаимной корреляционной функции. С выходов синхронизатора 19 на синхровходы аналого-цифровых преобразователей J и 6 поступают импульсы квантования одинаковой частоты. По этим импульсам аналого-цифровые преобразователи преобразуют входные аналоговые сигналы в цифровой код. Пифровые отсчеты с выхода аналого-цифрового преобразователя 1 поступают на вход блока 2 задержки, где и задерживаются на М импульсов квантования, т.е. образуются И каналов- вычисления ординат ВКФ. Выходные отсчеты с выхода блока 2 задержки проходят через блок элементов И 4, через блок элементов ИЛИ 8ή поступают на входы блока 12 перемножителей, на вторые входы которого через блок элементов ИЛИ 11, элемент И 7 поступают цифровые отсчеты с второго аналого-цифрового преобразователя 6. Коды эти перемножаются в блоке 12 перемножителей и поступают в блок 16 накопления, где накапливаются в течении времени на копления Т. По окончании накопления на выходе блока 16 накопления выделяются ординаты ВКФ, Блок 17 определения максимума определяет код ординаты с максимальным значением и выделяет его на своем выходе. Этот код по импульсу с выхода синхронизатора 19 записывается в регистр 20. Таким образом, заканчивается первый цикл вычисления. В этом цикле определено грубо время задержки принимаемого шумового сигнала. Код канала с максимальным значением вьщеляется на первом выходе устройства и поступает на входы дешифратора. По окончании первого цикла синхронизатор 19 вьщеляет на своем синхровыходе импульс, по которому разрешается работа блоков элементов И 10 и 14 и дешифратора 18. Дешифратор 18 расшифровывает код канала и выдает разрешающий сигнал на блок элементов И 3, в результате которого с выхода блока 2 задержки цифровые коды проходят через блок 3^, только с расшифрованного канала, т.е. канала определяемого время задержки принятого шумового сигнала. Начинается второй цикл вычисления ВКФ. В этом цикле цифровые отсчеты с расшифрованного номера канала блока 2 задержки проходит через блок элементов И 3, объединяется в блоке элементов ИЛИ 5, проходит через блок.элементов ИЛИ 8 на первые входы блока 12 перемножения. На синхровходы первого АЦП 1 в этом случае поступают импульсы квантования с постоянной частотой квантования (т.е. аналогично фиг.4), а на синхровход блока АЦП поступают импульсы квантования с изменяемой частотой квантования по линейному закону. На синх;ровход АЦП 6 поступают синхросигналы, аналогичные как и на АЦП 1. Количество АЦП в блоке 9 соответствует числу М каналов компенсации доплеровской частоты. Цифровые отсчеты с выхода АЦП 6 и блока АПП 9' через открытый блрк элементов И 10 блок элементов ИЛИ 11 проходят на вторые входы блока 12 перемножителей, где перемножаются с цифровыми отсчетами АЦП 1. Результаты перемножения поступают на входы блока 16 накопителей, где накапливаются. По окончании накопления на выходе блока 16 получаются результаты вычисления ВКФ. Ординаты ВКФ в блоке 17 сравниваются и на выходе блока 17 выделяется но мер канала с максимальной ординатой ВКФ. По окончании второго цикла вычислений на синхровыходе синхронизатора 19 выделяется импульс, который записывает в регистр 21 код номера канала с максимальной ординатой ВКФ. Таким образом, в результате вычислений второго цикла осуществилось нахождение разности частоты.Доплера.

Начинается третий цикл вычислений, в ходе которого осуществляется вычисление ВКФ с поправкой на ускорение. Работа элементов устройства остается прежней.,Однако в этом случае 15 на синхровход АПП 1 поступают импульсы с постоянной частотой квантования, а на синхровходы блока АЦП 9 и АЦП 6 импульсы квантования с частотой квантования, изменяемой по квадратическому закону. Этим удается компенсировать ускорение источника шумового сигнала. По окончании цикла накопления на выходе блока 16 накопления определяется оценка ВКФ с компенсацией ускорения. Ординаты ВКФ сравниваются в блоке 17, на выходе которого выделяется номер ординаты с максимальным значением. Этот номер несет информацию об ускорении и этот номер по импульсу с второго выхода записи записывается в регистр 22, Таким образом, по окончании трех циклов в предложенном устройстве определяется время задержки, разность доплеровских частот и разность ускорений. При необходимости можно значение максимальной ординаты ВКФ по этим трем циклам записывать в соответствующие регистры и иметь информацию об ВКФ. По окончании каждого цикла на блок 16 накопления с синхронизатора 19 выдается импульс обнуления.

Claims (1)

1. Формула изобретения

   Коррелятор, содержащий два аналого-цифровых преобразователя, блок накопителей, блок перемножителей, два блока элементов И,. синхронизатор, первый и второй выходы которого соединены с входами запуска соответственно первого и второго аналого-цифровых преобразователей, информационные входы которых являются соответствующими информационными входами коррелятора, выход·первого аналого-цифрового преобразователя соединен с входом блока задержки, вход запускасинхронизатора является входом запуска коррелятора, отличают и йс я тем,- что, с целью повышения точ5 ности и быстродействия, в него введены блок аналого-цифровых преобразователей, третий и четвертый блоки элементов И, три блока элементов ИЛИ, два элемента.И, блок определения мак10 симума, три регистра, дешифратор,причем группа выходов блока задержки соединена с группами информационных входов первого и второго блоков элементов И, группа выходов первого блока элементов И соединена с первой группой входов первого блока элементов ИЛИ, вторая группа входов которого соединена с группой выходов второго блока элементов И, управляющий

   20 вход которого соединен с первьмй входами первого и второго элементов И и Третьим выходом синхронизатора, группа выходов которого соединена с группой входов запуска блока аналого-ниф25 ровых’ преобразователей и с группой информационных входов третьего блока элементов И, информационный вход которого соединен с вторым входом второго элемента И и с вторым выходом 30 синхронизатора, i-й (i = 1,.,., М, М - число интервалов дискретизации доплеровской частоты) выход блока аналого-цифровых преоб разователей соединен с i-м входом четвертого бло35 ка элементов И, (М+1)-й вход которого соединен с выходом второго аналого-цифрового преобразователя и вторым входом первого элемента II, выход которого соединен с первым входом бло40 ка элементов ИЛИ, (1+1)-й вход которого соединен с i-м выходом четвертого блока элементов И, а группа выходов соединена с первой группой входов блока -перемножителей, вторая группа 45 входов которого соединена с группой выходов первого блока элементов ИЛИ, а группа выходов соединена с группой входов блока накопителей, вход разрешения работы, вход обнуления и группа 50 выходов которого соединены соответственно с выходом третьего блока эле-γ •ментов ИЛИ, с четвертым выходом синхронизатора и с группой входов блока определения максимума, выход которого соединен с информационными входами первого, второго и третьего регистров, первый лзход третьего блока элементов ИЛИ.соединен с выходом второго элемента И, (1+1)-й вход третьего

   Ί блока элементов ИЛИ соединен с i-м. выходом третьего блока элементов И, · выход первого регистра соединен с информационным входом дешифратора и яв- $ ляется выходом задержки коррелятора, выход второго регистра соединен с входом задания временных параметров синхронизатора и является выходом разности доплеровских частот корреля- ю тора, выход третьёго регистра является выходом разности ускорений корре8 лятора, выход дешифратора соединен с управляющим входом первого блока эле*ментов И, пятый выход синхронизатора соединен с управляющими входами третьего и четвертого блоков элементов И и с входом разрешения работы дешифратора, шестой, седьмой и восьмой выходы синхронизатора соединены соответственно с входами разрешения записи первого, второго и третьего регистров .