SU1541671A1

SU1541671A1 - Устройство дл выборки информации

Info

Publication number: SU1541671A1
Application number: SU884423795A
Authority: SU
Inventors: Юрий Иванович Ковалев; Альберт Ханович Султанов; Александр Леонидович Тимофеев; Светлана Владимировна Щербацкая
Original assignee: Уфимский авиационный институт им.Серго Орджоникидзе
Priority date: 1988-05-12
Filing date: 1988-05-12
Publication date: 1990-02-07

Abstract

Изобретение относитс к вычислительной технике и может быть использовано при проектировании аналого-цифровых преобразователей. Цель изобретени - повышение надежности устройства. Поставленна цель достигаетс тем, что устройство содержит с п того по восьмой ключевые транзисторы 5-8, четвертый и п тый токозадающее резисторы 11, 12, второй источник 14 опорного напр жени , стабилитрон 15 с соответствующими св з ми. Эмиттерные токи транзисторов 1, 5 задаютс независимыми цеп ми (транзисторами 3,8), и их величины не св заны между собой, что исключает необходимость настройки устройства. Кроме того, токи, задаваемые резисторами 9, 12, в режиме хранени сбрасываютс транзисторами 4, 7 на шину нулевого потенциала, поэтому термостабильность резисторов 9, 12 не имеет значени . 1 ил.

Description

Изобретение относится к вычислительной технике и .может быть использовано при проектировании аналогоцифровых преобразователей.

Цель изобретения - повышение надежности устройства.

На чертеже представлена электри-’ ческая схема устройства.

Устройство содержит ключевые транзисторы 1-8, первый, второй, четвертый, пятый токозадающие резисторы

9-12, источники 13 и 14 опорного напряжения, стабилитрон 15. Устройство выдает сигналы выборки на элемент йамяти, выполненный на накопительном конденсаторе 16. Кроме того,устройство имеет две шины 17 и 18 питания, информационный вход 19, выход 20, вход 21 разрешения выборки, а также содержит третий токозадающий резистор 22.

Устройство работает следующим образом .

Режимы выборки и хранения определяются потенциалом на входе 21. При IQ-I3K0M потенциале на входе 21 транзистор 3 открыт, транзистор 4 закрыт. Этот же потенциал, смещенный на величину напряжения стабилизации стабилитрона 15, закрывает транзистор 7 И открывает транзистор 8. Таким образом, транзисторы 1 и 5 работают в режиме эмиттерных повторителей, эмиттерный ток которых задается источниками тока на транзисторах 8 и 3 соответственно. Транзисторы 2 и 6 также образуют эмиттерные повторител*и, поэтому напряжение на выходе 20 повторяет напряжение, поданное на вход 19. Для перехода в режим хранения на шину 21 управления подают высокий потенциал, который закрывает Транзисторы 3 и 8 и открывает транзисторы 4 и 7. Эмиттеры транзисторов t и 5 оказываются обесточенными, и транзисторы 1 и 5 закрываются. Встречно включенные переходы транзисторов 1 и 2, 5 и 6 изолируют элемент памяти на конденсаторе 16 от входного сигнала, и конденсатор 16 сохраняет напряжение, которое существовало в момент переключения.

Claims

Формула изобретения

Устройство для выборки информации,' содержащее четыре ключевых транзистора, три токозадающих резистора, περί 4 вый источник опорного напряжения, первый вывод которого подключен к первой шине питания устройства и соединен с первыми выводами первого и второго токозадающих резисторов и с коллектором первого ключевого транзистора, эмиттер которого соединен с базой второго ключевого транзистора, а база является информационным входом устройства и соединена с первым выводом третьего токозадающего резистора, второй вывод которого подключен к шине нулевого потенциала устройства и соединен с коллектором четвертого ключевого транзистора, база которого соединена с вторым выводом первого источника опорного напряжения, а эмиттер - с вторым выводом первого токозадающего резистора и эмиттером третьего ключевого транзистора, база которого соединена с вторым выводом второго токозадающего резистора и является входом разрешения выборки устройства, эмиттер второго ключевого транзистора является выходом устройства, а коллектор подключен к второй шине питания устройства, отличающееся тем, что, с целью повышения надежности устройства, оно содержит с пятого по восьмой ключевые транзисторы, четвертый и пятый токозадающие резисторы, второй источник опорного напряжения. и стабилитрон, катод которого соединен с базой третьего ключевого транзистора, коллектор которого соединен с эмиттером пятого и базой шестого ключевых транзисторов эмиттер последнего соединен с эмиттером второго ключевого транзистора, а коллектор соединен с коллектором первого ключевого транзистора, база которого соединена с базой пятого ключевого транзистора, коллектор которого подключен к второй шине питания устройства и соединен с первым выводом четвертого токозадающего резистора, второй вывод которого соединен в анодом стабилитрона И с базой седьмого ключевого транзистора, коллектор которого подключен к шине нулевого потенциала устройства, а эммитер соединен с первым выводом пятого токозадающего резистора и с эмиттером восьмого ключевого транзистора, коллектор которого соединен с эмиттером первого ключевого транзистора, а база - с первым выводом второго ^э 1541671 ⁶ источника опорного напряжения; вто- ’ резистора и подключен к второй шине рой вывод которого соединен с вто- питания устройства.

рым выводом пятого токозадающего .