SU1534481A1

SU1534481A1 - Способ передачи и приема цифровой информации и устройство дл его осуществлени

Info

Publication number: SU1534481A1
Application number: SU884406352A
Authority: SU
Inventors: Анатолий Александрович Иванов
Original assignee: Предприятие П/Я А-7306
Priority date: 1988-04-07
Filing date: 1988-04-07
Publication date: 1990-01-07

Abstract

Изобретение относитс к электросв зи и может использоватьс в телеметрических системах. Способ и устройство реализуют передачу основной цифровой информации с помощью разрешенных кодовых комбинаций и в случае повторени в соседних циклах передачи основной информации осуществл ют передачу дополнительной цифровой информации с помощью запрещенной кодовой комбинации, что повышает информативность способа и устройства. Устройство содержит на передающей стороне блок 1 синхронизации, элемент И, регистр сдвига, выполненный на чейках пам ти и группах 5 элементов И, блок коммутации и блок сравнени , канал св зи, на приемной стороне - блок 9 синхронизации, регистр сдвига, три дешифратора, блок сравнени , блок оперативной пам ти, элемент И, элемент ИЛИ в элемент ЗАПРЕТ. 2 с.п. ф-лы, 4 ил.

Description

Изобретение относитс к электросв зи и может использоватьс в телеметрических системах.

Цель изобретени - повышение информативности способа и устройства.

На фиг. 1 изображена функциональна схема передающей стороны устройства; на фиг. 2 - функциональна схема приемной стороны устройства ; на фиг. 3 - функциональна схема блока коммутации; на фиг. 4 - функциональна схема блоков синхронизации.

Устройство содержит на передающей стороне (фиг.1) блок 1 синхронизации , элемент И 2, регистр 3 сдвига, выполненный на чейках 4 пам ти и группах элементов И 5,- 5п, блок 6 коммутации и бпок 7 грлвнени , канал 8 св зи, на приемной стороне (фиг.2) - блок 9 синхронизации, регистр 10 сдвига, первый дешифратор 11 запрещенной кодовой комбинации , блок 12 сравнени кодов, второй дешифратор 13 размещенных кодовых комбинаций, третий дешифратор 14 запрещенной кодовой комбинации, блок 15 оперативной пам ти, элемент И 16, элемент ИЛИ J7 и элемент ЗАПРЕТ J8.

Блок 6 коммутации (фиг.З) содержит элемент НЕ J9, элементы ИЛИ 20 и 21 , группы 22 и 23 элементов И и элемент 24 посто нной пам ти запрещенной кодовой комбинации.

Блок 1(9) синхронизации (фиг.4) содержит счетчик 25 импульсов, элемент И 26, счетчик 27 импульсов, де

СЛ

со

Јъ Јь

00

шифратор 28, . t)ynny 29 элементов И и элемент 30 цикловой синхронизации.

Способ осуществл ют следующим образом .

При передаче задерживают основной сигнал на врем одного цикла, сравнивают два сигнала, отсто щие друг от друга на рассто нии одного цикла, в момент, когда передаетс сигнал, число значений которого меньше числа значений сигналов, которые могут быть переданы, в случае равенства двух значений сигнала формируют сигнал разрешени передачи дополнительной информации, О дополнительной информации передают без изменени основного сигнала,

При передаче 1 дополнительной информации измен ют второе значение сигнала на запрещенный сигнал. При приеме запоминают принимаемый сигнал на врем одного цикла, сравнивают два сигнала, отсто щие друг от друга на рассто нии одного цикла, сочетание двух одинаковых значений декодируют, как О дополнительной информации.

Сочетание разрешенного и запрещенного значений сигналов декодируют как 1 дополнительной информации . В момент прихода запрещенного сигнала повтор ют предыдущее значение основного информагтионно о иг ..з ла.

Устройство работает следующим оС - разом.

Сигнал основной информации подают на входы блока 6 коммутации. Если на управл ющем входе блока 6 О, то сигнал через элементы И 5 переписываютс в первую группу чеек 4 регистра 3 в моменты, определ емые цикловыми импульсами с выхода блока 1. Если на управл ющем входе блока 6 1м, то в те же чейки 4 регистра 3 записываетс запрещенна кодова комбинаци из элемента 24. Записанна информаци продвигаетс по регистру 3 и через один цикл блок 7 производит сравнение двух комбинаций - поступающей вновь и предыдущей , задержанной на один цикл.

Если комбинации различны, то в момент , определ емый цикловым импульсом , на выходе блока 7 сравнени устанавливаетс О, разреша запись в регистр 3 очередной разрешенной комбинации.

0

Если комбинации одинаковы, то блок 7 сравнени выдает сигнал (i) разрешени передачи первого бита дополнительной информации. Если значение бита равно 0, то в регистр 3 записываетс разрешенна кодова комбинаци и в канал 8 поступают две одинаковые кодовые комбинации, сдвинутые на один цикл, т.е. такой сигнал, какой поступает на вход устройства.

При одинаковых сигналах на соседних циклах основной информации (1) дополнительной информации на управл ющем входе блока 6 устанавливаетс I, в регистр 3 записываетс запрещенна комбинаци и вместо двух одинаковых разрешенных комбинаций в канал 8 поступает сочетание разрешенной и запрещенной кодовых комб.шаций.

Через цикл сравнивают поступлндаую кодовую комбинацию с задержанном на цикл запрещенной комбинацией. На выходе блока 7 срл н 1и устзнавчина- 5 етс О, на выходе элемента И 2 - О, и в регистр 3 записываетс разрешенна кодова комбинаци . Далее процесс повтор етс .

Работа передающей части демонстрируетс таблицей сто ний (с-юлбцы а,б,в,г,д.е), где индекс столбца соответствует буквенному обозначению точки на фиг.1. Работе приемной части соответствуют столбцы в,ж,з,и,к,л,м,

,о,п, где индекс столбца соответствует буквенному обозначению на фиг.2.

Р обозначает любые разрешенные комбинации. Равенство индексов при Р указывает, что комбинации на соседних циклах повтор ютс , разные индексы указывают на различие кодовых комбинаций на соседних циклах. 3 обозначает запрещенные кодовые комбинации. Столбец а показывает пример последовательности кодовых комбинаций основной информации на входе. Столбец б представл ет кодовую комбинацию дополнительной информации вида 010110. Столбец в характеризует кодовые комбинации на выходе передающей части и на входе приемной части.

Из таблицы видно, что при одинаковых комбинаци х на входе передающей части на выходе блока 7 сравнени выдел ютс импульсы, разрешающие ввод дополнительной информации (столбец г), причем О дополнительной информации передаетс разрешен0

5

0

5

0

5

ной кодовой комбинацией (в), а 1 дополнительной информации передаетс запрещенной кодовой комбинацией .

В приемной части производ т задержку сигнала на один цикл и сравнивают кодовые комбинации в точках & и ж на двух соседних циклах.

передающей стороне перед передачей задерживают сформированную разрешенную кодоимпульсную комбинацию сигналов основной цифровой информации на длительность одного временного цикла, сравнивают разрешенные кодо- импульсные комбинации сигналов основной цифровой информации пред|-щу

Если в указанные точки пришли раз- ю щего и текущего временных циклов и

решенна и запрещенна кодовые комбинации , то на выходе элемента И 16 по вл етс 1 (м), указыва , что прин та 1 дополнительной информации , одновременно через элемент ИЛИ J/ проходит сигнал, указывающий на чо вление дополнительной информации (н).

Если пришли две одинаковые комбинации , то на выходе элемента И 16 по вл етс О (м) дополнительной информации, на выходе блока 12 сравнени по вл етс 1, котора пройд через элемент ИЛИ, указывает на по вление сигнала передачи дополнитель- 25 НУЮ комбинацию сигналов основной циф- ной информации (н), т.е. прин т О РОРОЙ информации текущего временного

дополнительной информации.

Если приход т две разрешенные,но

цикла, на приемной стороне задерживают каждую прин тую (разрешенную или запрещенную) кодоимпульсную комразличные кодовые комбинации (Р. и Р. то на выходе дешифратора 11, а следо - вательно, и на выходе элемента И 16 по вл етс О, но устанавливаетс О и на выходе блока 12 сравнени . В результате сигнал приема дополнительной информации на выходе элемента ИЛИ 17 (н) отсутствует, указыва , что в этот момент дополнительна информаци не передавалась.

Таким образом, предлагаемые способ и устройство позвол ют повысить информативность передачи, чем чаще повтор ютс сигналы, т.е. чем больше их избыточность, тем больше дополнительной информации можно передать.

Ф о

р м v л а изобретени

1. Способ передачи и приема цифровой информации, заключающийс в том, что на передающей стороне в каждом временном цикле фиксированной длительности формируют разрешенную кодоимпульсную комбинацию сигналов основной цифровой информации и пере-

45 предыдущего временного цикла, при наличии одинаковых разрешенных кодо- импульсных комбинаций сигналов основной цифровой информации формируют нулевой кодоимпульсный сигнал допол кительной цифровой информации.

2. Устройство дл передачи и приема цифровой информации, содержащее на передающей стороне блок синхронизации , первый и второй выходы которо- дают сформированную разрешенную кодо- ее го соединены соответственно с такто- импульсную комбинацию сигналов навым и первым управл ющим входами

регистра, первые информационные входы которого вл ютс первыми информаприемную сторону, отличаю щ и и с тем, что, с целью повышени информативности передачи, на

ционными входами устройства, и элепри их совпадении осуществл ют передачу нулевого или единичного импульсного сигнала дополнительной цифровой информации так, что дл передачи единичного импульсного сигнала дополнительной цифровой информации замен ют разрешенную кодоимпульсную комбинацию сигналов основной цифровой информации текущего временного цикла на хран щуюс запрещенную кодоимпульсную комбинацию сигналов, а дл передачи нулевого импульсного сигнала дополнительной цифровой информации оставл ют неизменной разрешенную кодоимпульс

35

цикла, на приемной стороне задерживают каждую прин тую (разрешенную или запрещенную) кодоимпульсную комо бинацию сигналов на длительность одного временного цикла, сравнивают прин тые кодоимпульсные комбинации сигналов предыдущего и текущего временных циклов между собой и с хран щейс запрещенной кодоимпульсной комбинацией сигналов и при наличии разрешенной и запрещенной кодоимпульс- ных комбинаций формируют единичный импульсный сигнал дополнительной циф0 ровой информации, а запрещенную кодоимпульсную комбинацию сигналов текущего временного цикла замен ют разрешенной кодоимпулъсной комбинацией сигналов основной цифровой информации

5 предыдущего временного цикла, при наличии одинаковых разрешенных кодо- импульсных комбинаций сигналов основной цифровой информации формируют нулевой кодоимпульсный сигнал допол кительной цифровой информации.

2. Устройство дл передачи и приционными входами устройства, и элемент И, на приемной стороне - блок синхронизации и регистр, первые выходы которого вл ютс первыми информационными выходами устройства, первый выход регистра передающей стороны соединен через канал св зи с информационным входом регистра приемной стороны, отличающеес тем, что, с целью повышени информативности устройства, в него на передающей стороне введены блок коммутации и блок сравнени , выход которого соединен с первым входом элемента И и вл етс первым управл ющим выходом устройства, выход элемента И соединен с управл ющим входом блока коммутации, информационные входы которого объединены с одноименными первыми информационными входами блока сравнени и- вл ютс вторыми информационными входами устройства , выходы блока коммутации соединены с одноименными вторыми информационными входами регистра, вторые выходы которого соединены с одноименными вторыми информационными входами блока сравнени , третьи выходы блока синхронизации соединены с одноименными вторыми управл ющими входами регистра, четвертый выход блока синхронизации соединен с третьим управл ющим входом регистра и управл ющим входом блока сравнени , второй вход элемента И и вход блока синхронизации вл ютс соответственно третьим информационным входом устройства и первым тактовым входом устройства,

на приемной стороне введены дешифраторы , блок сравнени , блок пам ти, элемент И, элемент ЗАПРЕТ и элемент ИЛИ, тактовые входы блока синхронизации и регистра объединены и вл ютс вторым тактовым входом устройства , вторые выходы регистра соединены с одноименными информационными входами первого дешифратора и первыми информационными входами блока сравнени , выход которого соединен с первым входом элемента ИЛИ, выход которого вл етс вторым

5 управл ющим выходом устройства, третьи выходы регистра соединены с одноименными информационными входами второго, третьего дешифраторов, блока пам ти и вторыми информационными входами блока сравнени , четвертые выходы регистра соединены с одноименными установочными входами блока синхронизации, выход которого соединен с управл ющими входами первого - третьего дешифраторов, блока сравнени и пр мым входом элемента ЗАПРЕТ, выход которого соединен с управл ющим входом блока пам ти, выходы которого вл ютс вторыми ин0 формационными выходами устройства, выходы первого,второго и третьего дешифраторов соединены соответственно с первым, вторым входами элемента И и инверсным входом элемента ЗАПРЕТ, выход элемента И соединен с вторым входом элемента ИЛИ и вл етс третьим информационным выходом устройства.

0

5

8

3 I

v «

;;

3kJЈ #

I

U

ЭД/г.г

1534481

10 Продолжение таблицы

фиг.1

ж

13

/4

/5

I

сриг.З

Фиг. 4

Claims

Формула изобретения

1. Способ передачи и приема цифровой информации, заключающийся в том, что на передающей стороне в каждом θθ временном цикле фиксированной длительности формируют разрешенную кодоимпульсную комбинацию сигналов основной цифровой информации и передают сформированную разрешенную кодо- gg импульсную комбинацию сигналов на приемную сторону, отличаю щ и й с я тем, что, с целью повышения информативности передачи, на передающей стороне перед передачей задерживают сформированную разрешенную кодоимпульсную комбинацию сигналов основной цифровой информации на длительность одного временного цикла, сравнивают разрешенные кодоимпульсные комбинации сигналов основной цифровой информации предыдущего и текущего временных циклов и при их совпадении осуществляют передачу нулевого или единичного импульсного сигнала дополнительной цифровой информации так, что для передачи единичного импульсного сигнала дополнительной цифровой информации заменяют разрешенную кодоимпульснуто комбинацию сигналов основной цифровой информации текущего временного цикла на хранящуюся запрещенную кодоимпульсную комбинацию сигналов, а для передачи нулевого импульсного сигнала дополнительной цифровой информации оставляют неизменной разрешенную кодоимпульсную комбинацию сигналов основной цифровой информации текущего временного цикла, на приемной стороне задерживают каждую принятую (разрешенную или запрещенную) кодоимпульсную комбинацию сигналов на длительность одного временного цикла, сравнивают принятые кодоимпульсные комбинации сигналов предыдущего и текущего временных циклов между собой и с- хранящейся запрещенной кодоимпульсной комбинацией сигналов и при наличии разрешенной и запрещенной кодоимпульсных комбинаций формируют единичный импульсный сигнал дополнительной цифровой информации, а запрещенную кодоимпульсную комбинацию сигналов текущего временного цикла заменяют разрешенной кодоимпульсной комбинацией сигналов основной цифровой информации предыдущего временного цикла, при наличии одинаковых разрешенных кодоимпульсных комбинаций сигналов основной цифровой информации формируют нулевой кодоимпульсный сигнал дополнительной цифровой информации.

2. Устройство для передачи и приема цифровой информации, содержащее на передающей стороне блок синхронизации, первый и ΐτοροή выходы которого соединены соответственно с тактовым и первым управляющим входами регистра, первые информационные входы которого являются первыми информационными входами устройства, и эле— ι мент И, на приемной стороне -блок синхронизации и регистр, первые выходы которого являются первыми информационными выходами устройства, первый выход регистра передающей стороны соединен через канал связи с информационным входом регистра приемной стороны, отличающееся тем, что, с целью повышения информативности устройства, в него на передающей стороне введены блок коммутации и блок сравнения, выход которого соединен с первым входом элемента И и является первым управляющим выходом устройства, выход элемента И соединен с управляющим входом блока коммутации, информационные входы которого объединены с одноименными первыми информационными входами блока сравнения и·являются вторыми информационными входами устройства, выходы блока коммутации соединены с одноименными вторыми информационными входами регистра, вторые выхода которого соединены с одноименными вторыми информационными входами блока сравнения, третьи выходы блока синхронизации соединены с одноименными вторыми управляющими входами регистра, четвертый выход блока синхронизации соединен с третьим управляющим входом регистра и управляющим входом блока сравнения, второй вход элемента И и вход блока синхронизации являются соответственно третьим информационным входом устройства и первым тактовым входом устройства, на приемной стороне введены дешифраторы, блок сравнения, блок памяти, элемент И, элемент ЗАПРЕТ и элемент ИЛИ, тактовые входы блока синхронизации и регистра объединены и являются вторым тактовым входом устройства, вторые выходы регистра соединены с одноименными информационно ными входами первого дешифратора и первыми информационными входами блока сравнения, выход которого соединен с первым входом элемента ИЛИ, выход которого является вторым управляющим выходом устройства, третьи выходы регистра соединены с одноименными информационными входами второго, третьего дешифраторов, блока памяти и вторыми информацион2θ ными входами блока сравнения, четвертые выходы регистра.соединены с одноименными установочными входами блока синхронизации, выход которого соединен с управляющими входами пер25 вого - третьего дешифраторов, блока сравнения и прямым входом элемента ЗАПРЕТ, выход которого соединен с управляющим входом блока памяти, выходы которого ЯВЛЯЮТСЯ вторыми ИН30 формационными выходами устройства, выходы первого,второго и третьего дешифраторов соединены соответственно с первым, вторым входами элемента И и инверсным входом элемента 35 ЗАПРЕТ, выход элемента И соединен с вторым входом элемента ИЛИ и является третьим информационным выходом устройства.

^₽1

р< 0 0 Р< ₽г 0. ^Р2 1 0 Р_г р₍ 0 0 1 0 0 0 ] Р, 1 Р_г 1 1 3 Р₂ 1 0 1 0 0 1 1 Р₂ Р₂ 3 0 0 Р_г . Р₂ 0 1 ] 0 1 1 1 Р₂ р» • 0 0 Р, 3 0 0 0 1 0 0 0 Р_г р< 0 1 0 р< Р₂ 0 0 1 0 0 0 1 Р_г Р_г Р< 0 0 р₂ Р. 1' 0 1 0 0 1 1 Р< Рг 1 р₂ 1 1 3 Р< 0 0 1 0 0 0 1 Р< Р, 3 0 0 р< Р₂ 0 1 1 0 1 1 1 Р₂ Р_г р, 0 0 р₂ 3 0 0 0 0 1 0 0 Р₂ Р₂ 1 р₂ 1 1 з· р< 0 0 1 0 0 0 1 Р,

Продолжение таблицы

а | б I* L·_ Т7~ _г---. Г^г J, к ЯГ р< 3 0 0 Р< Р_г 0 1 1 0 1 1 1 Р₂ ч р< 0 0 Р₂ 3 0 0 0 1 0 0 0 р₄ Р, р₂ 0 0 Р, 1 Р< 0 0 1 0 0 0 1 ^Р1 Р, 0 Р₂ 1 0 Р< Р₂ 0 0 1 0 0· 0 г р_г Р< Р Р< 1 0 1 0 0 1 1 р< Р< 1 0 1 Р.

л

Фиг А