SU1533013A1 - Discrete information transmission system - Google Patents
Discrete information transmission system Download PDFInfo
- Publication number
- SU1533013A1 SU1533013A1 SU874269571A SU4269571A SU1533013A1 SU 1533013 A1 SU1533013 A1 SU 1533013A1 SU 874269571 A SU874269571 A SU 874269571A SU 4269571 A SU4269571 A SU 4269571A SU 1533013 A1 SU1533013 A1 SU 1533013A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- inputs
- output
- elements
- input
- unit
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
Изобретение относитс к электросв зи. Цель изобретени - повышение скорости передачи. Система содержит на передающей стороне синхрогенератор 1, кодирующий блок 2, формирователь 3 сигнала и фильтр 4 передачи, а на приемной стороне - приемный фильтр 5, регенератор 6 сигнала, блок синхронизации 7 и декодирующий блок 8. Цель достигаетс за счет того, что в данной системе сигнал, передаваемый в канал св зи, при использовании многократного биимпульсного кода занимает значительно меньшую полосу частот, чем в прототипе. Даны примеры выполнени кодирующего и декодирующего блоков 2 и 8. 1 ил.The invention relates to telecommunications. The purpose of the invention is to increase the transmission speed. The system contains a synchronizing generator 1, a coding unit 2, a signal generator 3 and a transmission filter 4 on the transmitting side, and a receiving filter 5, a signal regenerator 6, a synchronization unit 7 and a decoding unit 8 on the receiving side. The system signal transmitted to the communication channel, when using a multiple bi-pulse code, occupies a much smaller frequency band than in the prototype. Examples of the execution of the encoding and decoding units 2 and 8 are given. 1 Il.
Description
Ц ч ф/$1C h f / $ 1
(Л С(Ls
МПMP
СЛSL
СО GOWITH GO
ОABOUT
СОWITH
Изобретение относите к области электросв зи и может быть исгюльзов - но дл передами двоичных сигналов по кабельным лини м и уэкополосным ра- диоканалам.The invention relates to the field of telecommunications and can be imported - but for transmitting binary signals via cable lines and U-band radio channels.
Цель изобретени - повышение скорости передачи.The purpose of the invention is to increase the transmission speed.
На чертеже представлена структурна электрическа схема системы пере- дачи дискретной информации.The drawing shows a structural electrical circuit of a discrete information transmission system.
Система передачи дискретной информации содержит на передающей стороне синхрогенератор 1, кодирующий блок 2, формирователь 3 сигнала и фильтр Ц передачи, а на-приемной стороне - приемный фильтр 5, регенератор 6 сигнала , блок 7 синхронизации и декодирующий блок 8, при этом кодирующий блок 2 включает блок 9 задержки, де- шифратор 10 трибитов, элемент НЕ 11, первый - шестой делители 12 - 17 частоты на два, первый - восьмой элементы И 18 - 25 и элемент ИЛИ 26, а декодирующий блок 8 включает первый элемент И 27, первый элемент 28 задержки , второй элемен- , 29, второй элемент 30 задержки, третий элемент И 31р третий элемент 32 задержки, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 33, четвертый элемент 3 задержки, элемент ИЛИ 35 и четвертый элемент И 36.The system for transmitting discrete information contains on the transmitting side a synchronous generator 1, a coding unit 2, a signal generator 3 and a transmission filter C, and on the receiving side a receiving filter 5, a signal regenerator 6, a synchronization unit 7 and a decoding unit 8, while the coding unit 2 includes a delay unit 9, a decryptor of 10 tribits, an element of NOT 11, the first is the sixth dividers 12 is 17 frequencies into two, the first is the eighth element AND 18 is 25 and the element OR 26, and the decoding unit 8 includes the first element And 27, the first delay element 28, second element, 29, second ement delay 30, third AND gate 31P third delay element 32, the EX-OR element 33, the fourth delay element 3, the OR gate 35 and the fourth AND gate 36.
Система передачи дискретной информации работает следующим образом.The system of transmission of discrete information works as follows.
Информационна последовательность, подлежаща передаче, поступает через информационный вход на вход кодирующего блока 2. С помощью тактовой последовательности , вырабатываомой синх- рогенератором 1, блок 9 задержки преобразует поступающую информационную последовательность в параллельную форму - трибиты. В зависимости от значени символов каждого триЬита на соответствующем выходе дешифратора 10 трибитоь по вл етс управл ющий импульс длительностью в три тактовых интервала информационной поспедова- тельности.The information sequence to be transmitted enters through the information input to the input of coding unit 2. Using the clock sequence generated by the synchronizer 1, the delay unit 9 converts the incoming information sequence into a parallel form — tritits. Depending on the value of the symbols of each three-bit at the corresponding output of the decoder 10, the tribit is a control pulse of three clock intervals of information accuracy.
С другого вь /ода синхрогенп -чтора 1 поступает синхронна последовательность , наход ща с в соотношении V3 к тактовой частоте информационной последовательности. та тактова последовательность поступает на вход четвертого делител 15 частоты на два и через элемент НЕ 11 на вход первого делител 12 частоты на два.From the other sync-loop 1, a synchronous sequence arrives, which is in the ratio of V3 to the clock frequency of the information sequence. This clock sequence is fed to the input of the fourth divider 15 frequency by two and through the element NOT 11 to the input of the first divider 12 frequency by two.
После дальнейшего делени ч-j i гы с помощью второго, третье i ч-.и(.. и шестого делителей П, 1 , и I/ частоты на два полученные пр мые и инверсные последовательности поступают на первые входы первого - восьмого элементов И 18 - 25 соответственно. При этом при поступлении каждого три- бита управл ющим сигналом с соответствующего выхода дешифратора 10 трибитов оказываетс открытым один из восьми элементов И, сигналы с выходов которых суммируютс с помощью элемента 26 ИЛИ.After further division of the h-ji gy with the help of the second, third i ch-.i (... and the sixth dividers P, 1, and I / frequencies into two received direct and inverse sequences arrive at the first inputs of the first - eighth elements And 18 - 25, respectively. When each tribit arrives, the control signal from the corresponding output of the decoder of 10 tribits turns out to be open one of the eight AND elements, the signals from the outputs of which are summed with the help of the OR element 26.
В предложенной системе восемь исходных трибитов преобразуютс в трехкратные биимпульсные сигналы в соответствии со следующим правилом:In the proposed system, eight source tribits are converted into triple bi-pulse signals in accordance with the following rule:
Исходный трибит Выходной сигналSource Tribit Output Signal
00001111 00011110 01 111000 00111100 10000111 11000011 11110000 1110000100001111 00011110 01 111000 00111100 10000111 11000011 11110000 11100001
Сигнал с выхода кодирующего блока 2 через формирователь 3 сигнала и фильтр k передачи поступает на выход системы и далее в канал св зи.The signal from the output of the coding unit 2 through the driver 3 of the signal and the transmission filter k is fed to the output of the system and then to the communication channel.
На приемной стороне поступающий сигнал после фильтрации в приемном фильтре 5 регенерируетс регенератором 6 сигнала и поступает на вход декодирующего блока 8. Блок / синхронизации осуществл ет тактовую и блочную синхронизацию, что необходимо дл декодировани . При этом используетс свойство принимаемого сигнала, состо щее в том, что втора половина принимаемых слов вл етс точной логической инверсией их первой половины .At the receiving side, the incoming signal after filtering in the receiving filter 5 is regenerated by the signal regenerator 6 and is fed to the input of the decoding unit 8. The block / synchronization performs the clock and block synchronization, which is necessary for decoding. The property of the received signal is used in that the second half of the received words is the exact logical inversion of their first half.
Процесс декодировани трехкратного биимпульсного кода (8-разр дных слов) в исходные трибиты происходит по следующему правилу:The decoding process of a three-time bi-pulse code (8-bit words) into source tribits occurs according to the following rule:
а, Ъ i где аa, b i where a
3 3
- а- but
Ъ. - Ь.B - b.
первый - третий символы получаемого трибита соответственно; значени символов первого - четвертого разр дов принимаемого 8- разр дного слова;the first is the third character of the resulting tribit, respectively; character values of the first to fourth bits of the 8-bit word being received;
@ - суммирование по модулю два.@ - modulo two summation.
Управл ющими сигналами с блока 7 синхрлг гриисходит поочередное открывание первого, второго, третьего и четвертого элементов И 27,29,31 и 36 при поступлении соответственно первого, второго, третьего и четвертого символов принимаемого слова. Элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 33 осуществл ет операцию суммировани по модулю два. Величина задержки второго элемента 30 задержки составл ет два тактовых интервала частоты поступающего сигнала. С помощью первого, третьего и четвертого элементов 28, 32 и 3 задержки производитс необходима расстановка во времени символов получаемого трибита. Суммирование символов трибита осуществл етс элементом И 35.The control signals from block 7 sync grise through alternate opening of the first, second, third and fourth elements And 27,29,31 and 36 when the first, second, third and fourth characters of the received word arrive. The EXCLUSIVE OR 33 element performs the modulo two sum operation. The delay of the second delay element 30 is two clock intervals of the frequency of the incoming signal. Using the first, third, and fourth delay elements 28, 32, and 3, the required arrangement of the symbols of the resulting tribit is performed in time. Tribit symbols are summed by AND 35.
Сигнал, передаваемый в канал св зи , при использовании многократного биимпульсного кода занимает значительно меньшую полосу частот, чем в прототипе, что и обеспечивает повышение скорости передачи.The signal transmitted to the communication channel, when using a multiple bi-pulse code, occupies a much smaller frequency band than in the prototype, which ensures an increase in the transmission rate.
формула изобретени invention formula
Система передачи дискретной информации , содержаща на передающей стороне синхрогенератор и последовательно соединенные кодирующий блок, формирователь сигнала и фильтр передачи, выход которого вл етс выходом системы , информационным входом которой вл етс информационный вход кодирующего блока, а на приемной стороне - последовательно соединенные приемный фильтр и регенератор сигнала, блок синхронизации и декодирующий блок, выход которого вл етс информационным выходом системы, входом которой вл етс вход приемного фильтра, выход которого соединен с входом блока синхронизации, причем выход регенератора сигнала подключен к информационному входу декодирующего блока, отличающа с тем, что, с целью повышени скорости передачи , на передающей стороне первый и второй управл ющие входы кодирующего блока соединены с соответству.ощими выходами синхрогенератора, а на приемной стороне выходы блока синхронизации подключены к соответствующим сигнальным входам декодирующего блокаA discrete information transmission system comprising a clock generator and a serially connected coding block, a signal conditioner and a transmission filter whose output is the output of the system whose information input is the information input of the coding block, and a serially connected receiving filter and regenerator on the receiving side the signal, the synchronization unit and the decoding unit, the output of which is the information output of the system, whose input is the input of the receiving filter, the output of which is connected to the input of the synchronization unit, and the output of the signal regenerator is connected to the information input of the decoding unit, characterized in that, in order to increase the transmission speed, on the transmitting side the first and second control inputs of the encoding unit are connected to the corresponding outputs of the clock generator, and on the receiving side, the outputs of the synchronization unit are connected to the corresponding signal inputs of the decoding unit
533013533013
10ten
1515
2020
2525
при этом кодирующий блок состоит из последовательно соединенных блока задержки и дешифратора трибитов, элемента НЕ, шести делителей частоты на два, восьми элементов И и элемента ИЛИ, выход которого вл етс выходом кодирующего блока, информационным и первым и вторым управл ющими входами которого вл ютс соответственно информационный и тактовый входы блока задержки и вход элемента НЕ, выход которого соединен с входом первого делител частоты на два, пр мой и инверсный выходы которого соединены с входами второго и третьего делителей частоты на два, пр мые и инверсные выходы которых подключены к первым входам первого, второго, третьего и четвертого элементов И, причем пр мой и инверсный выходы четвертого делител частоты на два соединены с входами п того и шестого делителей частоты на два, пр мые и инверсные выходы которых подключены к первым входам п того,шестого, седьмого и восьмого элементов И, вторые входы которых и вторые входы первого, второго , третьего и четвертого элементов И соединены с соответствующими выходами дешифратора трибитов, а выходыthe coding block consists of a serially connected delay block and a triple decoder, a NOT element, six frequency dividers for two, eight AND elements and an OR element whose output is the output of the coding block whose information and first and second control inputs are respectively the information and clock inputs of the delay unit and the input element NOT, the output of which is connected to the input of the first frequency divider into two, the direct and inverse outputs of which are connected to the inputs of the second and third dividers h Frequencies for two, direct and inverse outputs of which are connected to the first inputs of the first, second, third and fourth elements I, and the direct and inverse outputs of the fourth frequency divider by two are connected to the inputs of the fifth and sixth frequency dividers by two, direct and the inverse outputs of which are connected to the first inputs of the fifth, sixth, seventh and eighth And elements, the second inputs of which and the second inputs of the first, second, third and fourth elements And are connected to the corresponding outputs of the triple decoder, and the outputs
первого - восьмого элементов И и вход четвертого делител частоты на два подключены к входам элемента ИЛИ и входу элемента НЕ, при этом декодирующий блок состоит из последовательно соединенных первых элемента И и элемента задержки, последовательно соединенных вторых элементов И и элемента задержки, последовательно соединенных третьих элемента И и элемента задержки, последовательно соединенных элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и четвертого элемента задержки, элемента ИЛИ и четвертого элемента И, выход которого и выход второго элемента задержки подключены к входам элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, причем входы элемента ИЛИ соединены с выходами первого, третьего и четвертого элементов задержки, первые входы первого , второго, третьего и четвертого элементов И соединены с информацион- 55 ным входом декодирующего блока, выходом и сигнальными входами которого вл ютс соответственно выход элемента ИЛИ и вторые входы первого, второго , третьего и четвертого элементов И.the first to the eighth And elements and the input of the fourth frequency divider by two are connected to the inputs of the OR element and the input of the NOT element, while the decoding unit consists of the first And elements and the delay element, the second And elements and the delay element, and the third elements sequentially connected And and the delay element connected in series the EXCLUSIVE OR element and the fourth delay element, the OR element and the fourth AND element, the output of which and the output of the second delay element ki are connected to the inputs of the EXCLUSIVE OR element, and the inputs of the OR element are connected to the outputs of the first, third and fourth delay elements, the first inputs of the first, second, third and fourth elements I are connected to the information input 55 of the decoding unit, the output and signal inputs of which are the output of the OR element and the second inputs of the first, second, third, and fourth elements I.
30thirty
3535
4040
1515
5050
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874269571A SU1533013A1 (en) | 1987-05-04 | 1987-05-04 | Discrete information transmission system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874269571A SU1533013A1 (en) | 1987-05-04 | 1987-05-04 | Discrete information transmission system |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1533013A1 true SU1533013A1 (en) | 1989-12-30 |
Family
ID=21313790
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874269571A SU1533013A1 (en) | 1987-05-04 | 1987-05-04 | Discrete information transmission system |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1533013A1 (en) |
-
1987
- 1987-05-04 SU SU874269571A patent/SU1533013A1/en active
Non-Patent Citations (1)
Title |
---|
Мизин И.А. и др. Передача информации в сет х с коммутацией сообщений.- М.: Св зь, 1972, с. 1бб. ( СИСТЕМА ПЕРЕДАЧИ ДИСКРЕТНОЙ ИНФОРМАЦИИ * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4860286A (en) | Encoding method in transmission of plurality of oversampled data channels, and apparatus for carrying out the method | |
US4524462A (en) | System for jointly transmitting high-frequency and low-frequency digital signals over a fiber-optical carrier | |
GB1489177A (en) | Digital data signalling systems and apparatus therefor | |
AU616342B2 (en) | Pcm communication system | |
SU1533013A1 (en) | Discrete information transmission system | |
US3842401A (en) | Ternary code error detector for a time-division multiplex, pulse-code modulation system | |
SU558658A3 (en) | Device for transmitting digital information | |
US3562433A (en) | Digital speech plus telegraph system | |
SU1223385A1 (en) | Communication system with multibase coding | |
SU1538266A1 (en) | Device for shaping linear signal | |
SU1633499A1 (en) | Binary-to-ternary-code converter | |
RU2206957C2 (en) | Digital data receiving device | |
SU1735860A1 (en) | Two-channel computer interface unit | |
JPH0255434A (en) | Code generator | |
RU2206181C1 (en) | Data coding/decoding device | |
SU1223386A1 (en) | Device for transmission of multichannel messages by difference signals | |
RU2214044C1 (en) | Data coding/decoding device | |
SU824464A1 (en) | Information transmitting and receiving system using variable-length code | |
SU1370790A1 (en) | Regenerator of n-level digital signal | |
SU1356246A2 (en) | Communication system with polybasic encoding | |
SU801287A1 (en) | Method of cyclic synchrozation of block code | |
RU2249919C2 (en) | Receiver for discontinuous data with automatic synchronization of transmission speeds | |
SU1596475A1 (en) | Cyclic synchronization device | |
RU2478U1 (en) | DIGITAL SIGNAL CONVERSION DEVICE | |
SU1727205A2 (en) | Adaptive majority multiplexer |