SU1518909A1 - Устройство приема сигналов с частотной манипул цией - Google Patents

Abstract

Изобретение относитс  к электросв зи. Цель изобретени  - повышение помехоустойчивости. Устройство содержит полосовой фильтр 1, частотный дискриминатор 3, детектор 4 качества, фильтр 5 нижних частот, пороговый блок 6, регистрирующий блок 7, блок 8 синхронизации, формирователь 9 опорного напр жени . Поставленна  цель достигаетс  введением в устройство решающего блока 2 и масштабирующего у-л  10. Решающий блок 2 состоит из ЦАП 11, формирователей 12, 13 коротких импульсов, двух элементов 2 И-ИЛИ 14, 15, инвертора и реверсивного счетчика 17. Введение новых элементов обеспечивает повышение помехоустойчивости за счет автоматического устранени  преобладани  в двоичных сигналах. 1 з.п.ф-лы, 1 ил.

Description

анх,

СП

00

fD

О

о

ИзоГфетение относитс  к электросв зи н может использоватьс  в аппаратуре передачи данных, в частности в устройствах преобразовани  сигналов с частотной манипул цией.

Цель изобретени  - повышение помехоустойчивости .

На чертеже изображена структурна  электрическа  схема предложенного ус ройства.

Устройство содержит-полосовой фильтр 1, решающий блок 2, частотный дискриминатор 3, детектор 4 качества фильтр 5 нижних частот, пороговый блок Ь, регистрирующий блок 7, блок 8 синхронизации, формирователь 9 опорного напр жени , масштабирующий усшштель 10. Решающий блок 2 состои . из цифроаналогового преобразовател  11 , первого и второго формирователей 12, 13 коротких импульсов, первого и второго элементов 2И-ИЛИ 14, 15, инвертора 16 и реверсивного счетчика Г/.

Устройство работает следующем образом .

Частотно-манипулированные сигналы (через полосовой фильтр 1 поступают (на вход частотного дискриминатора 3, который преобразует поступающей сиг- нг1л соответствующим образом. Из спекра сигналов с выхода частотного дис- криминатора 3 фильтр 5 выдел ет огибающую манипулирующего сигнала, со- Д(ржаи(его посто нную составл ющую. Пороговый блок 6 восстанавливает сигнал , поступающий на его вход с выхода фильтра 5, в виде двоичного сиг- ншта, который поступает на один из входов регистрирующего блока 7-, восстанавливающего этот сигнал по дли- 1ельности. Моменты регистрации определ ютс  по сигналам с блока 8, который формирует синхросигналы по сигналам , поступающим на его вход с выхода порогового блока 6.

Если сигналы на выходе полосового фильтра 1 ниже заданного уровн , детектор 4 формирует сигнал, поступаю- 1UJUI на вход блока 8 и блокирующий режим синхронизации, и сигнал, поступающий на соответствующий вход регистрирующего блока 7, блокирующий регистрацию двоичных сигналов, поступающих с выхода порогового блока 6,

Допустима  величина преобладаний двоичных сигналов разной пол рности задаетс  заранее путем выбора соот

5

0

5

0

5

0

5

0

5

ветстпующего уровн  опорного напр жени  с выхода формировател  9, в схеме которого, как правило, имеетс  подстроечньв1 элемент, используемый в процессе эксплуатации дл  установки минимального значени  преобладаний . Таким образом осуществл етс  периодическа  компенсаци  искажений двоичных сигналов, возникающих по причине изменени  электрических характеристик радиоэлементов, например за счет старени , в схемах полосового фильтра 1, частотного дискриминатора 3, фильтра 5, порогоЬого блока 6 и формировател  9, и восстановление исходной помехозащищенности устройства .

Однако преобладани  двоичных сигналов на выходе порогового блока 6 мог ут возникнуть и при сдвиге частот в канале св зи от изменени  электрических характеристик блоков устройства при колебани х напр жени  питани  и температуры окружающей среды, что приводит к снижению помехоустойчивости устройства. Компенсаци  такого преобладани  осуществл етс  с помощью решающего блока 2.

При отсутствии преобладаний сигнала на выходе порогового блока 6 формирователь 12 формирует по положительному перепаду двоичного сигнала данных короткие импульсы, которые поступают на входы элементов 2И-Ш1И 14,15. В моменты времени, когда на входе элемента 2И-ИЛИ 14, присутствует сигнал положительной пол рности с выхода блока 8, длительность которого равна первой половине периода синхросигнала, на выходе этого элемента 2И-ИЛИ формируетс  импульс сложени , поступающий на суммирующий вход реверсивного счетчика Г/.

Формирователь 13 формирует короткие импульсы, которые поступают на вторые входы элементов 2И-ИЛИ 14,15. В течение второй половины периода синхросигнала, поступающего на вход элемента 2И-ИЛИ 15 с выхода блока 8, на его выходе формируетс  импульс вычитани , который поступает на вычитающий вход реверсивного счетчика 17. Управл ющий сигнал на выходе решающего блока 2 формируетс  цифроаналого- вым преобразователем 11, который управл етс  сигналами с реверсивного счетчика Г/, поступающими на входы цифроаналогового преобразовател  11

с разр дных выходов 1,2,К,К+1,

...,п м с выходов переноса и заема дл  получени  сигналов необходимой пол рности на выходе цифроаналоговог преобразовател  11, Величиной К задаютс  при выборе пределов интегрировани  сигналов на входе реверсивного счетчика 17. Импульсы сложени  и вычитани  записываютс  в реверсивный счетчик 17 при наличии на его управл ющем входе разрешающего сигнала с выхода детектора 4. Импульсы сложени  и вычитани  формируютс  в соответствии с импульсными сигналами на выходах элементов 2И-ИЛИ 14,1Ь и инверсии синхросигнала.

При по влении в двоичном сигнале данных преобладани , когда длительность элементарного сигнала положительной пол рности больше длительности элементарного сигнала отрицательной пол рности, на выходе решающего блока 2 формируетс  сигнал положительной пол рности.

При возникновении преобладани  сигнала противоположной пол рности на выходе рео1ающего блока 2 формируетс  сигнал отрицательной пол рности Выходной сигнал решающего блока 2 через масштабирующий усилитель 10 измен ет уровень опорного напр жени  формируемого формирователем 9 и подаваемого на друг ой вход порогового блока 6. С помощью этого сигнала устран етс  возникшее преобладание в двоичном сигнале данных независимо от причины и места, вызвавших преобладание .

Claims (2)

1. Устройство приема сигналов с частотной манипул цией, содержащее полосовой фильтр, вход которого  вл етс  входом устройства, а выход соединен с входами детектора качества , и частотный дискриминатор, выход

которого через фильтр нижних частот соединен с одним входом порогового блока, другой вход которого соединен с выходом формировател  опорного напр жени , а выход подключен к первым входам блока синхронизации и регистрирующего блока, выход детектора качества соединен с вторыми входами

0 блока синхронизадаи и регистрирующег о блока, третий вход которого соединен с выходом блока синхронизации, отличающеес  тем, что, с целью повьш1ени  помехоустойчивости,

5 введены решающий блок и масштабирующий усилитель, причем первый, второй и третий входы решающего блока соединены соответственно с выходами порогового блока и блокч синхрониза0 дай и входом детектора качества, а выход решающего блока через масщтаби- руюсций усилитель подключен к входу формировател  опорного напр жени .

2. Устройство по п. 1, о т л и 5 чающеес  тем, что решающий блок содержит первый и второй формирователи коротких импульсов, входы которых соединены и  вл ютс  входом решающего блока, выход первого фор0 мировател  коротких импульсов соединен с первыми входами обоих элементов 2И-ИЛИ, вторые входы которых соединены с входом инвертора и  вл ютс  вторым входом решающего блока,выход

5 второго формировател  коротких импульсов соединен с третьими входами элементов 2И-ИЛИ,четвертые входы которых соединены с выходом инвертора, выходы первого и второго элементов

0 2И-ИЛИ соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, управл ющий вход которого  вл етс  третьим входом решающего блока, выходы реверсив5 ного счетчика соединены с входами

цифроаналогового преобразовател , выход которого  вл етс  выходом решающего блока.