SU1510055A1 - Преобразователь посто нного напр жени - Google Patents

Преобразователь посто нного напр жени Download PDF

Info

Publication number
SU1510055A1
SU1510055A1 SU874286653A SU4286653A SU1510055A1 SU 1510055 A1 SU1510055 A1 SU 1510055A1 SU 874286653 A SU874286653 A SU 874286653A SU 4286653 A SU4286653 A SU 4286653A SU 1510055 A1 SU1510055 A1 SU 1510055A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
input
trigger
common bus
negative voltage
Prior art date
Application number
SU874286653A
Other languages
English (en)
Inventor
Виктор Анатольевич Богденко
Original Assignee
Институт Прикладной Геофизики
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Институт Прикладной Геофизики filed Critical Институт Прикладной Геофизики
Priority to SU874286653A priority Critical patent/SU1510055A1/ru
Application granted granted Critical
Publication of SU1510055A1 publication Critical patent/SU1510055A1/ru

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

Изобретение относитс  к области электротехники. Целью изобретени   вл етс  повышение коэффициента полезного действи  и надежности. Поставленна  цель обеспечиваетс  благодар  подачи запирающего напр жени  на управл ющие переходы первого и второго 1 и 2 МДП - транзисторов в моменты времени отсутстви  отпирающих сигналов управлени . С выхода второго элемента НЕ 12 пр моугольные импульсы через третий элемент НЕ 13 поступают на вход выпр мител  отрицательного напр жени  33, на выходе которого формируетс  отрицательное напр жение, которое подаетс  на общие выводы питани  36 и 37 первого 23 и второго 24 элементов И-НЕ. Этим обеспечиваетс  управление первым 1 и вторым 2 МДП-транзисторами не относительно общей шины 3, а относительно отрицательного напр жени  на выходе выпр мител  отрицательного напр жени  33, которое запирает полевые транзисторы в моменты отсутстви  управл ющих импульсов и устран ет остаточные токи стоков полевых транзисторов. 1 ил.

Description

сд
ел
С .выхода второго элемента НЕ 12 пр -, моугольные импульсы через третий эле- мент НЕ 13 поступают на вход вьтр ми- тел  отрицательного напр жени  33, на выходе которого формируетс  отрицательное напр жение, которое подаетс  на общие вьтоды питани  36 и 37 первого 23 и второго 24 элементов И-НЕ. Этим обеспечиваетс  управление пер-
вым 1 и вторым 2 МДП-транзисторами не относительно общей шины 3, а относительно отрицательного напр жени  на выходе выпр мител  отрицательного напр жени  33, которое запирает полевые транзисторы в моменты отсутстви  управл ющих импульсов и устран ет остаточные токи стоков полевых транзисторов. 1 ил.
Изобретение относитс  к электро™ ехнике и может быть применено в устойствах вторичных источников электопитани .
Целью изобретени   вл етс  повьше- ие КПД и надежности преобразовател .
На чертеже представлена схема реобразовател  напр жени .
Преобразователь содержит первый 1 и второй 2 МДП-транзисторы, истоки которых объединены в общую точку и подключены к общей шине 3, а стоки их подключены к соответствующим выводам первичной обмотки 4 трансформатора 5, вторична  обмотка 6 которого подключена к нагрузке 7,, источник 8 управл ющих импульсов, состо щий из первого резистора 9, одним выводом подключенного к входу первого элемента НЕ 10 и одному выводу первого конденсатора 11, а другим зьюодом - к выходу первого элемента НЕ 10 и ВХОДУ второго элемента НЕ 12, выход оторого подключен к другому вьшоду первого конденсатора 11 и,входу третьего элемента НЕ 13 и к строби- рующим входам 14 и 15 первого 16 и второго 17 триггеров, установочные зходы 18 и 19 которых подключены к общей шине 3 и обнул ющему входу 20 первого триггера 16, информационный вход 21 которого подключен к инверсному выходу 22 этого же триггера и одному входу первого элемента И-НЕ 23, другой вход которого подключен к одному входу второго элемента И-НЕ 24 и инверсному выходу 25 второго триггера 17, пр мой выход 26 которого через второй резистор 27 подключен к обнул ющему входу 28 триггера 1 7 и одному выводу второго конденсатора 29, другой вьшод которого подключен к общей шине 3. Пр мой выход 30 первого триггера 16 подключен к другому входу второго элемента
И-НЕ 24, выход которого подключен к входу четвертого элемента НЕ 31, выход которого служит одним выходом источника 8 управл ющих импульсов и подключен к управл ннцему переходу
первого МДП-транэистора 1. Выход первого элемента 23 подключен к входу п того элемента НЕ 32, выход которого служит другим выходом ис- точника 8 управл ющих импульсов и подключен к управл ющему переходу второго ВДП-транзистора 2.
Выход третьего элемента НЕ 13 источника 8 управл ющих импульсов подключен к входу выпр мител  33 отридательного напр жени , положительный вьпсодной полюс 34 которого подключен к общей шине 3, а отрицательный полюс 35 - к объединенньм в общую точку общим выводам 36 и 37 питани 
первого 23 и второго 24 элементов И-НЕ. Средний вывод 38 первичной обмотки трансформатора 5 подключен к информационному входу 39 второго триггера 17 и к положительному полю-
су источника 40 питани , отрицательный полюс которого подключен к общей шине 3.
Преобразователь посто нного напр : жени  работает следующим образом,
С выхода второго элемента НЕ 12 пр моугольные импульсы через третий элемент НЕ 13 поступают на вход выпр мител  33 отрицательного напр жени , на выходе которого формируетс 
отрицательное напр жение, подаваемое на общие выводы 36 и 37 питани  первого 23 и второго 24 элементов И-НВ.
Кроме этого, с выхода второго элемента НЕ 12 пр моугольные импульсы
поступают на стробирующие входы 14 и 15 первого 16 и второго 17 триггеров . Последний благодар  цепочке из вторых резистора 27 и конденсатора 29 формирует короткие импульсы на
соответствующих входах первого 23 и второго 24 элементов И-НЕ, На пр - мом 30 и инверсном 22 выходах первого триггера 16 формируютс  импульсы поступающие на другие соответствующи входы первого 23 и второго 24 элементов И-НЕ, на выходах которых формируютс  управл ющие сигналы, пода- емые на входы соответственно четвертого 31 и п того 32 элементов НЕ, с выходов которых инвертированные управл ющие сигналы поступают на управл ющие переходы первого 1 и второго 2 МДП-транзисторов, поочередно открыва  и закрыва  их.
Управление МДП-транзисторами осуществл етс  не относительно общей шины, а относительно отрицательного напр жени  выпр мител  33 отрицательного напр жени , которое запирает их в момент отсутстви  управл ющих импульсов и устран ет остаточные токи стоков полевых транзисторов.

Claims (1)

  1. Формула изобретени 
    Преобразователь посто нного напр жени , содержащий первый и второй МДП-транзисторы, истоки которых объединены в общую точку и подключены к общей шине, а стоки их св заны с соответствующими вьшодами первичной обмотки трансформатора, средний вывод которой предназначен дл  подключени  к одному полюсу источника питани , и источник управл ющих импульсов , один и другой выходы которого подключены соответственно к управл ющим переходам первого и второго МДП-транзисторов, отличаю- щ и и с   тем, что, с целью повышени  КПД и надежности, он снабжен выпр мителем отрицательного напр жени , а источник управл ющих импульсов состоит из первого резистора, одним вьшодом подключенного к входу первого элемента НЕ и одному выводу
    0
    5
    первого конденсатора, а другим выводом - к выходу первого элемента НЕ и входу второго элемента НЕ, выход которого подключен к другому выводу первого конденсатора, входу третьего элемента НЕ и к стробирую- щим входам первого и второго триггеров , установочные входы которых подключены к общей шине и обнул ющему входу первого триггера, информационный вход которого подключен к инверсному выходу этого же триггера и Ьдному входу первого элемента И-НЕ, другой вход которого подключен к одному входу, второго элемента И-НЕ и инверс.ному выходу второго триггера, пр мой выход которого через второй реэистрр подключен к обнул ющему 0 1ВХОДУ этого же триггера и одному вы- роду второго конденсатора, другой вывод которого подключен к общей шине, пр мой выход первого триггера подключен к другому входу второго эле- 5 мента И-НЕ, выход которого подключен к входу четвертого элемента НЕ, выход которого слуткит одним выходом источника управл ющих импульсов, выход первого элемента И-НЕ подключен к входу п того элемента НЕ, выход которого служит другим выходом источника управл ющих импульсов, выход третьего элемента НЕ подключен к входу выпр мител  отрицательного напр жени , положительный выходной полюс которого подключен к общей шине, а отрицательный - к объединенным в общую точку общим выводам питани  первого и второго элементов И-НЕ, стоки первого и второго МДП-транзис- торов непосредственно подключены к соответствующим выводам первичной обмотки трансформатора, средний вывод которой подключен к информационному входу второго триггера и предназначен дл  подключени  к положительному полюсу источника питани , отрицательный полюс которого предназначен дл  подключени  к общей шине.
    0
    5
    0
    5
SU874286653A 1987-07-20 1987-07-20 Преобразователь посто нного напр жени SU1510055A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU874286653A SU1510055A1 (ru) 1987-07-20 1987-07-20 Преобразователь посто нного напр жени

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU874286653A SU1510055A1 (ru) 1987-07-20 1987-07-20 Преобразователь посто нного напр жени

Publications (1)

Publication Number Publication Date
SU1510055A1 true SU1510055A1 (ru) 1989-09-23

Family

ID=21320357

Family Applications (1)

Application Number Title Priority Date Filing Date
SU874286653A SU1510055A1 (ru) 1987-07-20 1987-07-20 Преобразователь посто нного напр жени

Country Status (1)

Country Link
SU (1) SU1510055A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № Т014104, кл. Н 02 М 3/315, 1981. Патент US № 4559590, кл. Н 02 М 3/335, 1983. *

Similar Documents

Publication Publication Date Title
SU1302427A3 (ru) Высоковольтный твердотельный переключатель
US4064405A (en) Complementary MOS logic circuit
JPS6471217A (en) Output buffer circuit
SU1510055A1 (ru) Преобразователь посто нного напр жени
EP0312606A1 (en) Pre-drive circuit
TW344925B (en) Circuit arrangement for direct voltage and alternating voltage decoupling
SU1757048A2 (ru) Преобразователь посто нного напр жени
SU1126943A1 (ru) Компаратор на МДП-транзисторах
SU1368963A1 (ru) Формирователь сигналов с ограничением уровн
SU1582305A1 (ru) Двухтактный преобразователь посто нного напр жени
SU1525901A1 (ru) Магнитно-транзисторный ключ
SU1363406A1 (ru) Преобразователь переменного напр жени в посто нное
SU1358088A1 (ru) Преобразователь уровней напр жени
SU1720148A1 (ru) Ключевой генератор
SU1203686A1 (ru) Усилитель
SU1453384A1 (ru) Стабилизатор посто нного тока
ATE252786T1 (de) Verfahren zum schalten von höheren spannungen auf einem halbleiterchip
SU1520635A1 (ru) Преобразователь посто нного напр жени
SU826534A1 (ru) Инвертор
RU2148292C1 (ru) Преобразователь постоянного напряжения в постоянное
SU1594663A1 (ru) Двухтактный преобразователь посто нного напр жени
SU1504763A1 (ru) Преобразователь переменного напр жени в посто нное
SU921052A1 (ru) Триггер на КМОП транзисторах
SU993405A1 (ru) Конвертор
SU1319211A1 (ru) Синхронизирующий преобразователь