SU1499444A1 - Генератор псевдослучайных двоичных последовательностей - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Цель изобретени  - повышение быстродействи -достигаетс  введением в устройство сумматоров 7₁-7_N по модулю два, образованию новых функциональных св зей, а также соответствующим выполнением блока 4 управлени  и блоков 5₁-5_N формировани  сигналов. На чертеже также изображены блок 1 пам ти, генератор 2 псевдослучайных чисел, шины 3 и 6 "Пуск" и начальной установки, элементы И 8 и 9, элемент НЕ 10 и коммутатор 11. 2 з.п. ф-лы, 2 ил.

Description

4

СО со

4

Изобретение относитс  к импульсно технике и может быть использовано в контрольно-измерительной технике.

Целью изобретени   вл етс  повьппе ние быстродействи .

На фиг. 1 приведена схема структурна  электрическа  генератора псевдослучайных двоичных последовательностей; на фиг. 2 - схема блока управлени .

Генератор псевдослучайных двоичных последовательностей содержит блок 1 пам ти, адресные входы которого соединены с группой управл ющих выходов генератора 2 псевдослучайных чисел, шину Пуск 3, соединенную с первым входом блока 4 управлени , п блоков 5.1-5.П формировани  сигналов шину 6 начальной установки, группу сумматоров 7,1-7.п по модулю два, первые входы которых соединены с выходами соответствующих блоков 5.1- 5,п формировани  сигналов, группы входов которых соединены с соответствующими группами выходов генератора 2.псевдослучайных чисел, первьй и второй входы которого соединены соответственно с первым и вторым выходам блока 4 управлени , второй вход которого соединен с шиной 6 начальной установки. Выходы группы выходов бло ka 4 управлени  соединены с вторыми входами соответствующих сумматоров, 7.1-7.П по модулю два. Выходы блока 1 пам ти соединены с входами соответствующих блоков 5.1-5,п формировани  сигналов.

Блок 5.1 (i 1, 2, ..., п) формировани  сигналов (фиг. 1) содержит первый 3 и второй 9 элементы И, элемент НЕ 10 и коммутатор 11, выход которого  вл етс  выходом блока 5.1 формировани  сигналов, вход которого соединен с первым входом первого элемента И 8, второй вход которого соединен с первым входом второго элемента И 9, входы которого  вл ютс  группой входов блока 5.1 формировани  сигналов. Выходы первого 8 и второго 9 элементов И соединены соответственно с первым и вторым входами коммутатора 11, третий вход которого соединен с выходом элемента НЕ 10, вход которого соединен с выходом второго элемента И 9.

Блок 4 управлени  (фиг. 2) содержит первый - третий элементы ЗАПРЕТ 1 2- 14, элемент ИЛИ 15, выход которого

0

0

5

0

5

0

5

0

5

соединен с вторым входом триггера 16, выход которого соединен с вторым входом элемента И 17, первый вход кото рого соединен с выходом генератора 18 тактовых импульсов, группу 19 переключателей, выходы которых  вл ютс  группой выходов блока 4 управлени , второй выход которого соединен с выходом элемента И 17, первый вход которого соединен с инверсными, входами второго 13 третьего 14 элементов ЗАПРЕТ и инверсным входом первого элемента ЗАПРЕТ 12, выход Которого соединен с первым входом элемента ИЛИ 15 и  вл етс  первым выходом блока 4 управлени , первый и второй входы которого соединены с пр мыми входами соответственно второго 13 и первого 12 элементов ЗАПРЕТ, Выход второго элемента ЗАПРЕТ 13 соединен с первым входом триггера 16. Выход третьего элемента ЗАПРЕТ 14 соединен с вторым входом элемента ИЛИ 15.

Генератор псевдослучайных двоичных последовательностей работает следующим образом.

При поступлении по шине 6 начальной установки на второй вход блока 4 управлени  единичного сигнала Исходна  установка синхроимпульс с выхода его элемента ЗАЛРЕТ; 12 (первый выход блока 4 управлени ) устанавливает генератор 2 псевдослучайных чисел в начальное (некоторое ненулевое) состо ние. Этот же синхроимпульс (СИ) через элемент ИЛИ 15 устанавливает триггер 16 в нулевое состо ние, которое блокирует прохождение сигналов с выхода генератора 18 тактовых импульсов на второй вход генератора 2 псевдослучайных чисел. Затем на шину Пуск 3 подаетс  единичный сигнал. По приходу сигнала СИ уровень логической 1 с выхода элемента ЗАПРЕТ 13 проходит на первый вход триггера 16, устанавлива  его в единичное состо ние и разреша  тем самым вьвдачу тактовых импульсов с выхода генератора 18 тактовых импульсов на вход генератора 2 псевдослучайных чисел, который начинает формировать псевдослучайные числа. Последние с группы его управп к щу. выходов поступают на адресные входы блока 1 пам ти, в результате чего на выходы блока 1 пам ти вьщаетс  содержамое дайной  чейки пам ти. Информаци  с кажцого

5

из выходов бпока 1 пам ти чепез элемент И 8 соответствующего блока 5 формировани  сигналов поступает на вхоц коммутатора 11.

При поступлении с соответствующе группы выходов генератора 2 псевдо- спучайных чисел на входы соответствующего элемента И 9 т-разр дного псевдослучайного кода, на выходе этого элемента И 9 устанавливаетс  сигнал логической 1, если на всех его входах присутствует уровень логической 1, или устанавливаетс  уровень логического О, если хот  бы на одном из входов этого элемент И 9 присутствует уровень логического О, Информаиси  с выхода этого элемента И 9 поступает ка второй вход соответствующего коммутатора 11. На первый вход соответствующего элемента И 8, объединенный с одним из входов соответствующего т-входо- вого элемента И 9, поступает псевдослучайный двоичньй код, который управл ет прохождением сигналов с соответствующего выхода блока 1 пам ти на первый вход соответствующего коммутатора 11. Поступление уровн  логического О на первый вход соот- ветству1ага;его коммутатора 11 приводит к вьщаче с его выхода информации, прошедшей элемент НЕ 10, а уровень логической 1 вызывает выдачу на выход коммутатора 11 информации, пришедшей непосредственно на второй вход коммутатора 11,

На выходах устройства (выходах сумматоров 7,1-7.п по модулю два) формируютс  псевдослучайные двоичные последовательности с заданным диапазоном , веро тности.. Это происходит следующим образом. На первые входы сумматоров 7,1-7.п по модулю два с выходов соответствующих блоков 5.1- 5.П формировани  сигналов поступают псевдослучайные двоичные последовательности , а На вторые входы - сигналы с соответствуюпщх выходов группы выходов блока 4 управлени  (поступают уровни логического О или логи- .ческой 1). При наличии на втором входе соответствующего сумматора 7,1 7.П по модулю два уровн  логического О Псевдослучайна  двоична  последовательность с вьпсода соответствующег блока 5.1-5.П проходит на выход устройства без изменени , а при наличии уровн  логической 1 на выход

0

5

0

устройства выдаетс  ивертиронанна  псевдослучайна  двоична  последовательность .

Дл  останова ycTpoiicTBa на вход Останов блока 4 управлени  необходимо подать уровень логической 1. По приходу на инверсный вход элемента ЗАПРЕТ 14 сигнала СИ.уровень логической 1 проходит на его выход и далее через элемент НЛИ 15 на второй вход триггера 16.

Триггер 16 сбрасываетс  при этом в нулевое состо ние, которое, поступа  на второй вход элемента И 17,. запрещает вьщачу тактовых импупъ- сов на второй выход блока 4 управлени .

Таким образом, устройство имеет длительность рабочего такта, определ емую временем переключени  генератора 2 псевдослучайных чисел, блока 1 пам ти и блока 5 формировани  сигналов .

5

Claims (3)

1. Генератор псевдослучайных двоичных последовательностей, содержащий блок пам ти, генератор псевдо0 случайных чисел, первые выходы соответствующих групп выходов которого соединены с первым входами групп входов соответствующих п блоков формировани  сигналов, входы которых

g соединены с соответствующими выходами блока пам ти, блок управлени , первьш и второй входы которого соединены соответственно с шиной Пуск и шиной начальной установки, а пер0 вый и второй выходы - соответственно с первым и вторым входами генератора псевдослучайных чисел, о т- личающийс  тем, .что, с целью повышени  быстродействи , в

5 него введена группа из п сумматоров по модулю два, первые входы которых соединены с выходами соответствующих п блоков фор 0-1ровани  сигналов, соответствующие входы, кроме первого,

0 групп входов которых соединены с соответствующими , кроме первого, выходами групп выходов генератора псевдослучайных чисел, группа управл ющих выходов которого соединена с

5 группой входов блока пам ти, группа выходов блока управлени  соединена с вторыми входами соответствующих сумматоров по модулю два группы из |П сумматоров по модулю два.

2, Генератор по п. 1, о т л и -- чающийс   тем, что блок управлени  содержит три элемента ЗАПРБ1Т, элемент ИЛИ, группу переключателей, триггер, элемент И и генератор тактовых импульсов, выход которого соединен с первым входом элемента И и инверсными входами элементов ЗАПРЕТ, выходы которых соединены соответственно с первым входом элемента ИЛИ, первым входом триггера и вторым входом элемента ИЛИ, выход которого соединен с вторым входом триггера, выход которого соединен с вторым входом элемента И, выход которого  вл етс  вторым выходом блока управлени , первьп выход которого соединен с выходом первого элемента ЗАПРЕТ, пр мой вход которого  вл етс  вторым входом блока управлени , первый вход которого соединен с пр мым входом второго элемента ЗАПРЕТ, выходы

группы выходов блока управлени  соединены с соответствующими переключател ми группы переключателей.

3. Генератор по п. 1, о т л и - чающийс   тем, что блок формировани  сигналов содержит первый и второй элементы И, элемент НЕ и

коммутатор, выход которого  вл етс  выходом блока формировани  сигналов, вход которого соединен с первым входом первого элемента И, второй вход которого соединен с первым входом

второго элемента И, входы которого  вл ютс  группой входов блока формировани  сигналов, выходы первого и второго элементов И соединены соответственно с первым и вторым входами

коммутатора, третий вход которого соединен с выходом элемента НЕ, вход которого соединен с выходом второго элемента И..