SU1494242A1 - Цифровой формирователь сигналов с манипул цией минимальным сдвигом - Google Patents

Abstract

Изобретение относитс  к дискретной передаче информации и может найти применение в системах передачи сигналов с фазовой манипул цией. Цель изобретени  - повышение быстродействи . Формированитель содержит два источника сообщений 1,2, сумматор 5 по модулю два, инвертор 7, коммутаторы 9, 13, г-р 11 частот, полосовой фильтр 19. Поставленна  цель достигаетс  введением арифметическо-логического блока 3, двух сумматоров 4, 10, двух регистров 6, 14, перемножител  8, блока 12 сравнени , элемента задержки 15, вычитающего блока 16, блока 17 посто нной пам ти, ЦАП 18. 2 ил.

Description

Фиг. /

Изобретение относитс  к дискретной передаче информации и может найти применение в системах передачи сигналов с фазовой манипул цией.

Цель изобретени  - повышение быстродействи  .

На фиг. 1 изображена структурно- электрическа  схема формировател , на фиг. 2 - эпюры напр жений, по сн ющие работу устройства.

Фор шрователь содержит первый 1 и второй 2 источники сообщений, арифметико-логический блок 3, перт вый сумматор 4, сумматор 5 по модулю два, первый регистр 6, инвертор 7, перемножитель 8, первый коммутатор 9, второй сумматор 10, генератор 11 частот, блок 12 сравнени , второй коммутатор 13, второй регистр 14, элемент 15 задержки, вычитающий блок 16, блок 17 посто нной пам ти, цифро аналоговый преобразователь 18 и полосовой фильтр 19.

Формирователь работает следующим образом.

Формирователь вычисл ет в цифровом виде в дискретные моменты времени выборки сигнала S(t) с манипул цией минимальным сдвигом по формуле

S(t)Sin(,

A(t) )

где ООо - частота несущего колебани -,

t, - врем ,-

A(t) - двоична  последовательность , определ юща  смену частот в сигнале с манипул цией минимальным сдвигом; Т - длительность элементарного символа в последователь- ности Aft), (-Рд - набег фазы, определ ющий

непрерывность сигнала. Далее эти-выборки с помощью цифроаналогового преобразовател  18 и полосового фильтра 19 преобразуютс  в континуальный сигнал с манипул цией минимальным сдвигом.

Источники 1 и 2 сообщений формируют последовательности В (t) иС

(t + Т), причем Т

.--..

где с э

длительность элементарного символа в последовательност х B(t) и C(t+T). Су матор 5 по модулю два, инвертор 7 и второй коммутатор 13 служат дл  формировани  последовательности

А (t ) из правилу;

B(t) и C(t-i-T) по следующему

A(t)

B(t)0C(t-t-T), где i2nT t ( )Т B(t) + C(t+T), где (2n+l )Ть t 2пТ.

Знак 0 означает суммирование по модулю два.

Генератор 1 1 частот на первом и втором выходах формирует соответственно пр мые и инверсные тактовые импульсы в виде меандра, которые тактируют источники 1 и 2 сообщений. Тактирование источников 1 и 2 сообщений соответствует сдвигу информационных потоков на

1 Т 2- -э

Сигна0

5

0

5

0

з

лы с выходов источников 1 и 2 сообо

щений поступают на входы сумматора 5 по модулю два, на выходе которого получаем: B(t) CD С (t+T), на вькоде инвертора 7: B(t)(±)C (t+T).

Таким образом, эти последовательности присутствуют на первом и втором входах второго коммутатора 13, который управл етс  тактовыми импульсами с первого выхода генератора 11 частот, что обеспечивает на выходе второго коммутатора 13 формирование последовательности A(t).

На фиг. 2 обозначено:

а - сигнал на первом выходе генератора 1 1 частот

б - сигнал на втором выходе генератора 1 1 частот

в - сигнал на выходе первого источника 1 сообщений;

г - сигнал на выходе второго не- точника 2 сообщений

д - сигнал на выходе сумматора 5 по Модулю два

е - сигнал на выходе инвертора 7i

ж - сигнал на выходе.

Арифметико-логический блок 3 вычисл ет вьфажение:

СО

0- A(t) --.

так как последовательность A(t) принимает значени , равные. 1, то арифметико-логический блок 3 должен вычисл ть выражение

COot 2f

При этом на один вход арифметико- логического блока 3 поступает цифровой код частоты сОд, на другой вход цифровой код

частоты -на управл ющий вход - с выхода второго коммутатора 13 последовательность A(t). В зависимости от последовательности A(t) арифмед-ико-логический блок 3 работает либо в режиме сложени , либо в режиме вычитани .

Дискретные моменты времени, в ко- торые вычисл ютс  выборки сигнала S(t), задаютс  с помощью второго сумматора 10 и второго регистра 14 следующим образом.

На вход второго сумматора 10 с вы хода второго регистра 1.4 поступает цифровой код предьщущего значени 

времени t,,. На другой вход второго сумматора 10 поступает цифровой код приращени  времени &t, причем &t

--, где Fg - частота дискретизации

сигнала S(t), выбираема  по теореме Котельникова,

На выходе второго сумматора 10 имеетс  цифровой код текущего значени  времени t-, которьй записьгоаетс  во второй регистр 14 по заднему фронту тактовых импульсов с частотой дискретизации , поступающих с третьего выхода генератора 11 частот.

На первый вход перемножител  8 поступает с выхода арифметико-логического блока 3 цифровой код выражени  :

W

с A(t) -На второй вход перемножител  8 поступает с выхода второго регистра 14 цифровой код значени  времени. На выходе перемножител  8 имеетс  цифровой код выражени 

(Uo- A(t) 5т Ч .

Цифровой код с выхода перемножител  8. поступает на первый вход первого сумматора 4, на второй вход которого поступает с выхода первого регистра 6 цифровой код начальной фазы ,

На выходе первого сумматора 4 получаем цифровой код выражени :

W«t

+ A(t) --- -Цр„.

С выхода первого сумматора 4 цифровой код поступает на первый вход вычитающега блока 16 и на первый вход блока 12 сравнени , где он

ю

«242

сравниваетс  с цифрозы .м . -ла 2 п п , поступаюпрчм на второй иход блока 12 сравнени . На второй вход вычитающего блока 16 с выходом первого коммутатора 9 поступает либо нуль, либо число 2 и ь . В том случае, если

i

Cj,t;-bA(t)---- -ьц 2nG-, на выходе блока 12 сравнени  бу дет

I на выходе первого ком9 также О,

т,е, на выходе вычитающего блока ровой код выражени :

7-ti С0„1.+ A(t) - - -Q o .

2Т

Если

7t;

C0,t;+ A(t) --- .i 2п ,

то на выходе блока 12 сравнени  будет лог, 1, На выходе первого коммутатора 9 - число 2 пТ, а на выходе вычитающего блока 16 при условии 51п(х-2п1Г) sinx - цифровой код

li i CJot;+ A(t) +4-0- 2п7,

Задержанна  с помощью элемента 15 задержки на врем , необходимое дл  срабатывани  первого коммутатора 9 и вычитающего блока 16, лог. 1 с выхода блока 12 сравнени  своим фронтом записывает в первый регистр 6 выражение

(.. W,t;-H A(t) ---- +t;, -2пГ,

которое далее представл ет собой значение начальной фазы и обнул ет второй регистр 14, Дгшее работа осуществл етс  аналогично изложенному.

С выхода вычитающего блока 16 цифровой код поступает на адресные входы блока 17 посто нной пам ти, в котором записана таблица синусов, и на его выкоде присутствует двоичное чи-

ело, равное

Vi SinCu.t; + A(t) --- -t-cf,,

С помощью цифроаналоговбго преоб- разовател  18 информаци  с выхода блока 17 посто нной пам ти преобразуетс  в сигнал с амплитудно-импульсной модул цией. Амплитуда импульсов в этом сигнале соответствует числу

Sin(Q.t;

A(t) ),

период импульсов равен Т, длительность импульса задаетс  сигналом с выхода генератора 11 частот и определ етс  из необходимой точности восстановлени  сигнала.

С помощью полосового фильтра 19 из сигнала с амплитудно-импульсной модул цией выдел етс  перва  гармоника и на его выходе присутствует аналоговый сигнал S(t).

Claims (1)

1. Формула изобретени  Цифровой формирователь сигналов с манипул цией минимальным сдвигом, содержащий два источника сообщений, первый коммутатор, полосовой фильтр, генератор частот и последовательно соединенные сумматор по модулю два, инвертор и второй коммутатор, причем выходы источников сообщений подключены к входам сумматора по модулю два, выход которого подключен к второму входу второго коммутатора, первый выход генератора частот подключен к третьему входу второго коммутатора и входу первого источника сообщений, а второй выход генератора частот подключен к входу второго источника сообщений, отличающийс  тем, что, с целью повышени  быстродействи , в него введены первый регистр, последовательно сое- .диненные арифметико-логический блок, перемножитель, первый сумматор, вычитаюошй блок, блок посто нной пам ти и цифроаналоговый преобразователь , последовательно соединенные

   второй сумматор и второй регистр, последовательно соединенные блок сравнени  и элемент задержки, выход которого подключен к тактовому входу первого регистра и установочному вхоДУ второго регистра, выход которого подключен к второму входу перемножител  и входу второго сумматора, выход вычитающего блока подключен к информационному входу первого регистра , выход которого подключен к второму входу первого сумматора, выход которого подключен к первому входу блока сравнени , второй вход и выход которого соединен соответственно

   с информационным и управл ющим входами первого коммутатора, выход которого подключен к второму входу вычитающего блока, выход второго коммутатора подключен к управл ющему вхоДУ арифметико-логического блока, выход цифроаналогового преобразовател  подключен к входу полосового фильтра, а третий выход генератора частот подключен к тактовым входам второго регистра и дифроаналогового преобразовател  ,