SU1488778A1

SU1488778A1 - Цифровой генератор функций

Info

Publication number: SU1488778A1
Application number: SU874346628A
Authority: SU
Inventors: Vyacheslav F Blaginin; Valerij V Lebedev; Ivan F Tsyganov
Original assignee: Vyacheslav F Blaginin; Valerij V Lebedev; Ivan F Tsyganov
Priority date: 1987-12-21
Filing date: 1987-12-21
Publication date: 1989-06-23

Description

Изобретение может быть использовано для аппаратурной реализации аналитических функций в специализированных и универсальных быстродействующих цифровых численных устройствах. Цель изобретения - сокращение аппаратурных затрат. Генератор содержит регистр 1 старших разрядов аргумента, постоянное запоминающее устройство 2 приращений функции, постоянное запоминающее устройство 3 приращений первой производной ·

13

¥

ΖΖ «
1М	к

11

3

ТЯГ

ЭЦ.„ 1488778

ю

3

1488778

4

функции, постоянное запоминающее устройство 4 приращений второй производной функции, три накапливающих сумматора 5-7, первый коммутатор 8, блок 9 умножения, регистр 10 младших разрядов аргумента, сумматор 11,второй коммутатор 12, буферный регистр 13, регистр 14 результата и блок 15 синхронизации. Поставленная цель

достигается за счет введения накапливающих сумматоров 5-7, что позволя ет записывать в постоянные запоми$ нающие устройства 2-4 не сами значения, а значения приращений функции, первой и второй производных функции, позволяя сократить объем постоянных запоминающих устройств.

Ю 2 ил.

Изобретение относится к вычислительной технике и может быть использовано для аппаратурной реализации аналитических функций в специализированных и универсальных быстродействующих цифровых численных устройствах.

Цель изобретения - сокращение аппаратурных затрат.

, Вычисление значений функции в цифровом генераторе производится на основе следующих соотношений.

Для любой аналитической функции Υ(Χ) имеет место разложение

Υ(Χ) = Υ(Χ₀) + Ϋ(Χ_Ο)ΔΧ +

+ (&Х)² + И, (1)

где X = Х_о + ΔΧ-, Х_о - значение аргумента в узловой точке, формируется К старшими разрядами двоичного кода числа X длиной га разрядов, причем 2<.К^т-1', ΔΧ - число, образованное (т-К) младшими разрядами; В. остаточный член формулы Тейлора..

Выбрав такое значение параметра К для данной функции Υ(X), что соответствующий ему остаточный член К в (1) не превосходит половины величины младшего разряда значения функции для используемого формата чисел в устройстве, значение требуемой функции можно вычислять по формуле

Υ(Χ) = Υ(Χ_β) + [·Ϋ(Χ₀) +

+ Ц^х> ,

причем

Υ(Χ_β) = Υ(3ζ)* + ΛΥ(Χ_β)’,

Ϋ(Χ_ρ) = Υ(Χ_Ο)* + ΔΥ(Χ₀); (3)

20

25

30

35

40

45

50

55

Υ(Χ₀) = Ϋ(Χ₀)* +ΔΥ(Χ₀),

где Υ(Χ₀)*, Υ(Χ₀)*, Υ(Χ₀?- значение функции, -значение Первой производной функции, значение второй производной функции в предыдущей узловой точке, ΔΥ(Χ_Ο), &Υ(Χ_Ο), &Ϋ(Χ_Ο) ~ их соответствующие приращения, хранимые в ПЗУ (отрицательные приращения записываются ’в ПЗУ в дополнительном коде).

На фиг.1 дана функциональная схема цифрового генератора функции{ на фиг.2 - пример реализации накапливающего сумматора.

Генератор содержит регистр 1 старших разрядов аргумента, постоянное запоминающее устройство 2 (ПЗУ) приращений функции, ПЗУ 3 приращений первой производной функции, ПЗУ 4 приращений второй производной функции, накапливающие сумматоры 5-7, первый коммутатор 8, блок 9 умножения, регистр 10 младших разрядов аргумента, сумматор 11, второй коммутатор 12, буферный регистр 13, регистр 14 результата, блок 15 синхронизации. Накапливающий сумматор содержит сумматор 16 и регистр 17.

Цифровой генератор функций работает следующим образом.

Все регистры и сумматоры устанавливаются в исходное положение. В первом тракте работы устройства хранящееся на регистре 1 старших разрядов аргумента значение Х_о начальной узловой точки поступает на входы

ПЗУ 2-4, вызывая появление на выходах этих ПЗУ соответственно, значений приращений функции ΔΥ(Χ_θ), приращения ее первой производной ύΥ(Χ_ο) и половины приращения второй производΔΥ(Χο)

ной функции

Выбранное значе5 1488778

6

ние

Δ,Ϋ(Χ₀)

2

складывается с содержимым накапливающего сумматора 7 и через коммутатор 8 поступает на вход блока 9 умножения, на другой вход которого поступает с регистра 10 младших разрядов аргумента значение &Х, в результате чего на выходе блока 9 умножения образуется значение

Υ(χ_ο)

2 ’

ЛХ

которое поступает на сумматор 11, где происходит сложение его с поступающим с выхода накапливающего сумматора 6 через коммутатор 12 значением первой производной Ϋ(Χ_Ο) функции, сформированной в результате прибавления к содержимому накапливающего сумматора 6 приращения &Υ(Χ₀) в соответствии^с формулой (3). Полученное число Υ(Χ₀) +

γ ζχ_ο }

+ —— ΔΧ запоминается на буферном регистре 13.

Во втором такте работы устройства через коммутатор 8, который в этом такте подключает к входу блока 9 умножения буферный регистр 13, на блок 9 умножения передается значение Ϋ(Χ_Ο)

ΔΧ, которое перемножаΥ(Χ₀) +

ется с поступающим на другой вход блока 9 умножения с регистра 10 младших разрядов аргумента значением ΔΧ,

" ί I

образуя число ^Ϋ(Χ₀) + —^^-ΔΧ^ ΔΧ.

Это число передается на многоразрядный комбинационный сумматор 11, где складывается с поступающим в этом такте через коммутатор 12 с выхода' накапливающего сумматора 5 значений функции числом Υ(Χ₀), полученным в результате сложения приращения ΔΥ(Χ₀) с содержимым накапливающего сумматора 5.

В результате согласно формулы (2) образуется искомое значение функции . Υ(Χ), которое передается на регистр результата 14 и запоминается на нем. На накапливающих сумматорах 5-7 соответственно сохраняются значения Υ(Χ₀), Υ(Χ₀), Ϋ(Χ₀), которые для следующей узловой точки примут значения Υ(Χ₀)*, Ϋ(Χ₀)*, Ϋ(Χ₀)* согласно равенствам (3).

Предлагаемое устройство позволяет сократить объем ПЗУ до 50Ζ в результате уменьшения необходимой разрядности памяти. Это достигается тем, что введенные накапливающие сумматоры сохраняют значение функции,зна₅ чение первой производной функции и значение второй производной функции, поэтому в ПЗУ необходимо записывать только приращения функции, приращения первой производной функции и

Ю приращения второй производной функции, которые для аналитических функций имеют гораздо меньшую абсолютную величину.

15

Claims

Формула изобретения

Цифровой генератор функций,содержащий регистр старших разрядов аргумента и регистр младших разрядов

20 аргумента., постоянное запоминающее устройство приращений функции, постоянное запоминающее устройство приращений первой производной функции, постоянное запоминающее устройство

25 приращений второй производной функции, два коммутатора, блок умножения, сумматор, буферный регистр,регистр результата и блок'"синхронизации , причем адресные входы постоян30 ных запоминающих устройств приращений функции, приращений первой производной функции, приращений второй производной функции подключены к выходу регистра старших разрядов аргумента, выход регистра младших разрядов аргумента подключен к первому информационному входу блока умножения, второй информационный вход которого подключен к выходу первого

40 коммутатора, первый информационный вход которого подключен к выходу буферного регистра, вход которого и вход регистра результата подключены к выходу сумматора, первый и второй информационные входы которого подключены соответственно к выходу второго коммутатора и выходу блока умножения, первый, и- второй выходы блока синхронизации подключены соответственно к управляющим входам первого и второго коммутаторов, выход регистра результата подключен к выходу генератора, входы старших и младших разрядов аргумента которого подключены соответственно к входам регистра старших разрядов аргумента и регистра младших разрядов аргумента, отличающ и й с я тем, что, с целью сокращения аппаратурных затрат, он содер7

1488778

8

жит три накапливающих сумматора, причем выходы постоянных запоминающих устройств приращений функции, приращений первой производной функции,при- $ ращений второй производной функции подключены к входам первого, второго и Третьего накапливающих сумматоров,

первый и второй информационные входы второго коммутатора подключены со ответственно к выходам первого и второго накапливающих сумматоров, выход третьего накапливающего сумматора подключен к второму информационному входу первого коммутатора.

Й«.2