SU1479893A1

SU1479893A1 - Цифровой измеритель длительности серии импульсов

Info

Publication number: SU1479893A1
Application number: SU874323546A
Authority: SU
Inventors: Владимир Игоревич Иванов; Олег Эдуардович Шукело
Priority date: 1987-11-02
Filing date: 1987-11-02
Publication date: 1989-05-15

Abstract

Изобретение относитс к измерительной технике и может быть использовано при измерении поступающих случайным образом серий импульсов произвольной длительности с априорно неизвестным периодом следовани импульсов в серии, например при обработке сигнала оптического доплеровского локатора. Изобретение позвол ет улучшить технические характеристики измерител за счет расширени диапазона измер емых периодов следовани импульсов в серии и повышени быстродействи . Цель достигаетс тем, что в измеритель, содержащий квантующий генератор, три счетчика, регистр, элемент ИЛИ, Д-триггер и формирователь сетки частот, дополнительно введены два коммутатора, регистр, элемент ИЛИ и Д-триггер. Введение указанных блоков позволило расширить диапазон возможных периодов следовани импульсов в серии до 4 и более пор дков и значительно повысить быстродействие. 1 ил.

Description

I

Изобретение относитс к измерительной технике и может быть использовано дл измерени длительности серий импульсов, в частности при измерении длительности серии импульсов с априорно неизвестным интервалом между импульсами внутри серии, например при обработке сигнала лазерного оптического доплеровского локатора .

Цель изобретени - расширение временного диапазона измер емых периодов следовани импульсов в серии и повышение быстродействи .

На чертеже представлена структурна электрическа схема предлагаемого цифрового измерител .

Цифровой измеритель длительности серии импульсов содержит квантующий генератор 1, первый 2, второй 3 и третий 4 счетчики импульсов, первый 5 и второй 6 регистры, первый 7 и зторой 8 элементы ИЛИ, первый 9 и второй 10 D-триггеры, первый 11 и второй 12 коммутаторы, формирователь 13 сетки частот и дешифратор 14.

Выход генератора 1 подключен к входу формировател 13 сетки частот и к счетному входу счетчика 2. Информационные входы коммутатора 11 подключены к выходам формировател 13, управл ющие входы коммутатора 11 соединены с выходами счетчика 4, а

4Ь 1

со

00

со со

10

выход коммутатора 11 подключен к счетному входу счетчика 3:

Входна шина подключена к входам синхронизации триггеров 9 и 10, первому входу элемента ИЛИ 7, входу управлени записью регистра 5 и первому входу коммутатора 12.

Единичный вход триггера 9 соединен с входом обнулени регистра 6 и подключен к выходу дешифратора 14, а выход соединен с входами обнулени счетчиков 2-4 и единичным входом триггера 10. Пр мой выход триггера 10 соединен с входом 15 управлени направлением счета счетчика 3, управл ющим входом коммутатора 12, первым входом элемента ИЛИ 8 и входом запрета счета счетчика 4. Инверсный выход триггера 10 подключен к управл ющему входу дешифратора 14 и к входу управлени записью регистра 6. На U-входах триггеров 9

и 10 установлен сигнал О. i

Выходы счетчика 3 подключены к входам дешифратора 14 и регистра 6. Вход старшего разр да счетчика 3 через элемент ИЛИ 8, а входы остальных разр дов непосредственно соединены с выходами регистра 6. Второй вход элемента ИЛИ 7 и второй вход коммутатора 12 подключены к выходу переноса счетчика 3. Выход коммутатора 12 соединен с входом управле- 35 ни записью счетчика 3, а выход элемента ИЛИ 7 подключен к счетному входу счетчика 4. Выходы счетчика 2 соединены с входами регистра 5.

о

входах (f0, f0/2,..., f0/2n, где частота сигнала на выходе квантующего генератора, п - количество делителей в формирователе сетки частот). По фронту первого импульса измер емой серии импульсов триггер 9 переключаетс и снимает сигнал обнулени со счетчиков 2-4. Счетчик 2 начинает измерение длительности пачки импульсов, счетчики 3 и 4 - измерение интервала между первым и вто

20

25

30

рым импульсами пачки. Частота f0 и емкость счетчика 3 выбрана такими, что он заполн етс наполовину при самых коротких периодах следовани импульсов в пачке. При более длинных интервалах между импульсами счетчик 3 переполн етс , его сигнал переноса увеличивает код счетчика 4 на единицу и записывает в счетчик 3 код

М

1000...00, равньй -г- - половине его

емкости М. Изменение кода в счетчике 4 приводит к тому, что коммутатор 11 подключает к своему выходу сигнал с вдвое меньшей частотой. В результате этого код, содержащийс - в счетчике 3, равен коду, который был бы получен, если бы заполнение этого счетчика с момента начала серии велось с частотой-в два раза меньшей (т.е. с частотой fd/2).

При продолжительных интервалах между первым и вторым импульсами серии переполнение счетчика 3 может происходить несколько раз, и при каж дом переполнении происход т действи аналогичные описанному (код в счетИзмеритель работает следующим об- 40 чике 4 увеличиваетс на 1, часто10

15

о79893 4

входах (f0, f0/2,..., f0/2n, где частота сигнала на выходе квантующего генератора, п - количество делителей в формирователе сетки частот). По фронту первого импульса измер емой серии импульсов триггер 9 переключаетс и снимает сигнал обнулени со счетчиков 2-4. Счетчик 2 начинает измерение длительности пачки импульсов, счетчики 3 и 4 - измерение интервала между первым и вто5

5

0

5

0

М

1000...00, равньй -г- - половине его

При продолжительных интервалах между первым и вторым импульсами серии переполнение счетчика 3 может происходить несколько раз, и при каждом переполнении происход т действи , аналогичные описанному (код в счет

разом.

В исходном состо нии единичньй выходной сигнал триггера 9 обнул ет счетчики 2-4, а единичный выходной сигнал триггера 10 запрещает работу дешифратора 14, устанавливает счетчик 3 в режим пр мого счета, разрешает счет в счетчике 4, подключает через коммутатор 12 к входу управле- ни записью счетчика 3 его выход переноса и при помощи элемента ИЛИ 8 устанавливает на входе старшего разр да счетчика 3 сигнал 1 (на входы остальных разр дов счетчика 3 посту- пают сигналы О из обнуленного регистра 6). Коммутатор 11 пропускает на свой выход максимальную частоту из сетки частот на его информационных

та заполнени счетчика 3 уменьшаетс в два раза, а в счетчик 3 записываетс код 10...00).

Таким образом, результат измерени первого периода Т, формируетс в экспоненциальном виде

Т, obV 2k,(1)

J

f

где. Ъд тпричем мантисса оЈ содержитс в счетчике 3 и находитс в интервале М/2ЈоЈ М-1, а. пор док Тс содержитс в счетчике 4.

По фронту второго импульса серии код в счетчике 4 увеличиваетс на 1, переключаетс триггер 10, и измерение первого периода заканчиваетс . По выходному сигналу триггера 10

отсчет из счетчика 3 переноситс в регистр 6, разрешаетс работа дешифратора 14, направление счета счетчика 3 переключаетс на реверсивное, вход управлени записью счетчика 3 через коммутатор 12 подключаетс в входной шине, разблокируетс элемент ИЛИ 8 и запрещаетс счет в счетчике 4.

После измерени первого периода счетчик 3, регистр 6 и дешифратор 14 служат дл определени конца серии импульсов. По каждому входному импульсу , начина со второго, в счетчик 3 заноситс результат измерени первого периода, хран щийс в регистре 6. Счетчик 3 считает в обратном направлении с частотой, в два раза меньшей последней частоты заполнени этого счетчика (второй импульс серии увеличил код в счетчике 4 на 1 и переключил этим на выход коммутатора 11 следующую частоту из сетки частот). Во врем действи серии импульсов код в счетчике 3 не успевает уменьшитьс до кода N, на который настроен дешифратор 14.

Счетчик 2 производит измерение времени, прошедшего с начала серии импульсов, а каждый входной импульс записывает в регистр 5 отсчет из счетчика 2. В результате этого последний импульс серии записывает в регистр 5 отсчет длительности всей серии импульсов.

При окончании пачки код в счетчике 3 свободно уменьшаетс и через врем tR достигает кода, на который настроен дешифратор 14. Выходной сигнал дешифратора обнул ет регистр 6 и устанавливает в 1 триггер 9. Выходной сигнал триггера 9, свидетельствующий о конце измерени , обнул ет счетчики 2-4 и перебрасывает триггер 10. Измерение окончено, в регистре 5 хранитс результат, все остальные элементы устройства приведены в исходное состо ние и готовы к следующему измерению.

Claims

Формула изобретени

Цифровой измеритель длительности серии импульсов, содержащий квантующий генератор, первый, второй и третий счетчики, первый регистр, дешифратор , первый элемент ИЛИ и первый D-триггер, вход синхронизации которого соединен с входом управлени за-

10

15

20

25

798936

писью первого регистра и с первым , входом первого элемента ИЛИ и подключен к входной шине, входы дешифратора соединены с выходами второго счетчика , а выход подключен к S-входу первого D-триггера, причем выходы первого счетчика соединены с входами первого регистра,о тличающий- с тем, что, с целью расширени временного диапазона измер емых периодов следовани импульсов в серии и повышени быстродействи , введены два коммутатора, второй элемент ИЛИ, второй D-триггер, второй регистр, формирователь сетки частот, вход ко- торого соединен со счетным входом первого счетчика и подключен к выходу квантующего генератора, первый коммутатор, информационные входы первого коммутатора соединены с выходами формировател сетки частот, управл ющие входы соединены с выходами третьего счетчика, а выход подключен к счетному входу второго счетчика, вход синхронизации второго D-триггера соединен с первым входом второго коммутатора и подключен к входной шине, инверсный выход второго D-триггера подключен к входу управлени записью второго регистра и к управл ющему входу дешифратора, а пр мой выход соединен с входом управлени направлением счета второго счетчика, управл ющим входом второго коммутатора, первым входом второго элемента ИЛИ и входом запрета счета третьего счетчика, причем выход первого D-триггера подключен к входам обнулени первого, второго и третьего счетчиков и S- входу второго D- триггера, на D-входах первого и второго D-триггеров установлен сигнал логического нул , выход переноса второго счетчика соединен с вторым входом второго элемента ИЛИ и с вторым входом второго коммутатора, выход первого элемента ИЛИ подключен к счетному входу третьего счетчика, входы второго регистра подключены к выходам второго счетчика, вход старшего разр да второго счетчика через второй элемент ИЛИ, а входы остальных разр дов непосредственно подключены к выходам второго регистра, выход второго коммутатора соединен с входом управлени записью второго счетчика, а выход дешифратора подключен к входу обнулени второго регистра.

30

35

40

45

50

55