SU1474724A1 - Устройство дл отображени графической информации - Google Patents

Abstract

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  вывода графической информации из ЭВМ. Цель изобретени  - повышение быстродействи  устройства. Дл  этого в устройство введен формирователь импульсов выборочного стирани  с соответствующими функциональными св з ми. Изобретение позвол ет повысить быстродействие устройства при редактировании фрагментов изображени  за счет обеспечени  возможности выборочного стирани  части изображени . 1 з.п. ф-лы, 4 ил.

Description

1

Изобретение относитс  к области автоматики и вычислительной техники и может быть использовано дл  вывода графической информации из ЭВМ.

Цель изобретени  - повышение быстродействи  устройства.

На фит. 1 представлена структурна  схема устройства, на фит. 2 - функциональна  схема блока выборочного стирани , на фиг. 3 - функциональна  схема блока синхронизации, на фиг. 4 - фрагменты стираемых участков изображени .

Устройство содержит блок 1 пам ти , дешифратор 2, блок 3 модул ции, распределитель 4 импульсов, блок 5 синхронизации, коммутатор 6 адреса, телевизионный индикатор 7, блок 8 преобразовани  координат, группу 9 элементов И. первый триггер 10, второй триггер 11 и формирователь 1 2 импульсов выборочного стирани , первый 13 и второй 14 регистры, первый 15 и второй 16 блоки сравнени , первый 17 и второй 18 элементы И-НЕ, третий 19 и четвертый 20 триггеры, третий элемент И-НЕ 21 , генератор 22 импульсов, счетчик 23 точек, счет чик 24 строк, блок 25 дешифраторов, п тый 26, шестой 27, седьмой 28 и восьмой 29 триггеры, сумматор 30.

Устройство работает следующим образом .

В режиме записи координат точек при формировании изображени  и считывани  растрового эквивалента изображени  из блока 1 пам ти на экран телевизионного индикатора 7 предлагаемое устройство работает в соответствии с известным.

3

Генератор 22 импульсов формирует импульсы высокой частоты, соответствующей требуемой дискретизации растр экрана по горизонтали, которые по- ступают на вход счетчика 23 точек. Коэффициент пересчета счетчика 23 точек соответствует телевизионному стандарту длительности строчной развертки . Сигналы с выхода генератора 22 импульсов и младших разр дов счетчика 23 точек поступают на тэаспреде- литель 4 импульсов, осуществл   его временную прив зку к телевизионному синхросигналу. Сигнал с выхода стар- шего разр да счетчика 23 точек поступает на вход счетчика 24 строк, который осуществл ет пересчет строк изображений в кадре и имеет период пересчета, соответствующий длитель- ности кадровой развертки.

Сигналы с выходов счетчика 23 точек и счетчика 24 строк поступают на первый и второй информационные входы коммутатора адреса 6, который в режиме считывани  по сигналу из распределител  4 импульсов подключает их к адресным входам блока 1 пам ти дл  выработки адреса считывемых  чеек из блока 1 пам ти. Сигна лы со старших разр дов счетчика 23 точек и счетчика 24 строк поступают на вторые вхпды соответственно первого 3 6 и второго i 5 блоков сравнени  дл  обеспечени  режима выбороч- ного стирани  изображени . Сигналы с выходов счетчика 23 точек и счетчика 24 строк поступают на входы блока 25 дешифраторов, который вы

0 5 0

0 5

5

подаютс  сигналы установки их либо в О, либо в 1, в зависимости от рас положени  стираемого участка изображени  (фиг. 4 ). По сигналу Запись , подаваемому на управл ющий вход устройства, в первый регистр 13 заноситс  код Y, а во второй регистр 14 код X дл  выбора стираемого участка. По сигналу Стирание поступающего на вход установки в второго триггера 1 1, происходит установление его в 1, С выхода второго триггера 11 этот сигнал поступает на информационный вход первого триггера 10, в качестве которого используетс  D-триггер. На тактовый вход первого триггера 1 0 поступают из блока 5 синхронизации кадровые импульсы. Первый кадровый импульс установит в 1 триггер 10, который управл ет третьим элементом И-НЕ 21 в течение ровно одного кадра до прихода следующего кадрового импульса . Инверсный выход первого триггера 10 сбрасывает в О второй триггер 1I и управл ет первым 15 и вторым 16 блоками сравнени  также в течение одного кадра. На вторые входы первого и второго блока 15 и 16 сравнени  поступают соответственно старшие разр ды второго счетчика 24 строк и первого счетчика 23 точек блока 5 синхронизации. На первые входы первого 15 и второго 16 блоков . сравнени  поступают соответственно выходы первого регистра 13, хран щего код Y, и второго регистра 14, хран щего код X. При равенстве

рабатывает сигналы формировани  строч-40 двоичных кодов на первом и втором

ного импульса, формируемого п тым триггером 26, кадрового импульса, формируемого шестым триггером 27, импульса строчной защитной полосы, формируемого седьмыми триггером 28, импульса кадровой защитной полосы, формируемого восьмым триггером 29. Полученные таким образом компоненты телевизионной синхросмеси преобразуютс  сумматором 30 в телевизион- вый сигнал, который подаетс  на син хровход телевизионного индикатора 1, Кадровые импульсы с выхода шестого триггера 27 поступают на тактовый вход первого триггера 10 дл  обеспе- чени  режима стирани  изображени .

В режиме стирани  изображени  по установочным входам третьего триггера 19 и четвертого триггера 20

входах первого блока 15 сравнени , поступающих из первого регистра 13 и с выхода второго счетчика 24 строк блока 5 синхронизации, и при наличии разрешающего импульса от первого триггера 10 на выходе первого блока 15 сравнени  по витс  импульс отрицательной пол рности, поступающий на первый элемент И-НЕ 17. Аналогично , при равенстве двоичных кодов на первом и втором входах второго блока 16 сравнени , поступающих из второго регистра 14 и с выхода первого счетчика 23 точек блока 5 синхронизации , и при наличии разрешающего импульса от первого триггера 10 на выходе второго блока 16 сранени  по витс  импульс отрицательной пол рности, поступающий на второй элемент И-НЕ 18. Выходы первого и второго элемент И-НЕ 17 и 18, а также сигнал цикла стирани  с пр мого выхода первого триггера 1 О поступают на входы третьего элемента И-НЕ 21 , в результате чего на выходе третьего элемента И-НЕ 21 вырабатываетс  сигнал, соответствующий коду стираемого участка изображени , который подаетс  на вторые входы группы элементов И 9. Таким образом, на все входы управлени  записью блока 1 пам ти подаетс  сигнал , сформированный формирователем 12, нулевой уровень которого соответствует стираемым участкам изображени  .

Если коды, поступающие в первый регистр 1 3 и во второй регистр 14, будут одноразр дными и коды, поступающие от блока 5 синхронизации на первые входы блоков 15 и 16 сравнени , будут также одноразр дными, то наименьший размер окна стирани  будет равен четверти экрана (фиг.4б) Если упом нутые коды будут двухразр дными , то наименьший размер окна стирани  будет равен одной шестнадцатой части экрана (фиг.4а), и т.д.

Таким образом, предложенное устроство повышает быстродействие при модфикации фрагмента изображени  за сче обеспечени  возможности выборочного стирани  изображени .

Claims (1)

1. Устройство дл  отображени  графической информации, содержащее блок пам ти, дешифратор, блок модул ции , распределитель импульсов, блок синхронизации, коммутатор адреса , блок преобразовани  координат, группу элементов И, первый триггер, второй триггер, выход которого подключен к информационному входу первого триггера, инверсный выход которого соединен с входом установки нул  второго триггера и  вл етс  выходом сигнала окончани  стирани  устройства, вход установки единицы второго триггера  вл етс  входом сигнала стирани  устройства, первым и вторым адресными входами которого  вл ютс  первый и второй адресные входы блока преобразовани  координат, управл ющий вход которого соединен с первым выходом распределител  импульсов, второй выход кото25

рого соединен с адресным входом коммутатора адреса, первый и второй информационные входы которого соединены с первым и вторым выходами блока синхронизации, третий и четвертый выходы которого подключены к первому и второму управл ющим входам распределител  импульсов, третий управл юЮ Щий вход которого  вл етс  входом сиг нала записи устройства, информационным входом которого  вл етс  информационный вход распределител  импульсов , третий выход которого соеди15 нен с управл ющим входом дешифратора , информационный вход которого подключен к первому выходу блока преобразовани  координат, второй и третий выходы которого соединены с

20 третьим и четвертым информационными входами коммутатора адреса, выход которого соединен с адресным входом блока пам ти, информационный вход которого соединен с четвертым выходом распределител  импульсов, п тый выход которого соединен с управл ющим входом блока пам ти, выходы которого подключены к информационным входам блока модул ции, управ30 л ющие входы которого подключены к выходам группы распределител  импульсов , выход блока модул ции соединен с видеовходом телевизионного индикатора, синхровход которого под35 ключей к п тому выходу блока синхронизации , шестой выход которого соединен с тактовым входом первого триггера , выходы дешифратора соединены с первым входами элементов И группы,

0 выходы которого подключены к входам управлени  записью блока пам ти, отличающеес  тем, что, с целью повышени  быстродействи  устройства , оно содержит формирователь

5 импульсов выборочного стирани , первый вход управлени  стиранием которого подключен к инверсному выходу первого триггера, пр мой выход которого соединен с вторым входом уп0 равлени  стиранием формировател  импульсов выборочного стирани , первый и второй адресные входы которого подключены к седьмому и восьмому выходам блока синхронизации, вторые

5 входы элементов И группы подключены к выходу формировател  импульсов выборочного стирани , первый и второй информационные входы которого  вл ютс  третьим и четвертым адресными

входами устройства, п тым и шестым адресными входами которого  вл ютс  первый и второй входы блокировки стирани  формировател  импульсов выборочного стирани  вход управлени  записью которого  вл етс  управл ющим входом устройства.

2, Устройство по F . 1 , о т л и - чающеес  тем, что формирователь импульсов выборочного стирани  содержит первый и второй регистры, первый и второй блоки сравнени , первый, второй и третий элементы И-НЕ, третий и четвертый триггеры, первый и второй входы третьего элемента И-НЕ соединены соответственно с выходами первого и второго элементов И-НЕ, первый вход первого элемента И-НЕ подключен к выходу первого блока сравнени , первый информа ционный вход которого соединен с выходом первого регистра} второй вход первого элемента Й-НЕ подключен к выходу третьего триггера, первый вход второго элемента Й-НЕ соединен

блок X

U ТрЗ

с выходом второго блока сравнени , первый информационный вход которого подключен к выходу второго регистра,

второй вход второго элемента И-НЕ подключен к выходу четвертого триггера , информационные входы первого и второго регистров  вл ютс  первым и вторым информационными входами формировател , управл ющие входы первого и второго блоков сравнени   вл ютс  первым входом управлени  стирани  формировател , вторым входом управлени  стиранием которого  вл етс  третий вход третьего элемента И-НЕ, первым и вторым адресными входами формировател   вл ютс  вторые информационные входы первого и второго блоков сравнени , установочные входы

0 третьего и четвертого триггеров  вл ютс  первым и вторым входами блокировки стирани  формировател , входом управлени  записью которого  вл ютс  управл ющие входы первого и

5 второго регистров, выход третьего элемента И-НЕ  вл етс  выходом формировател .

блок $ап Кодх.у

р. Ст.

SACK У КодУ Зал

ТкЗл.9 Фиг. 2

K6n.t

г-ЛЛ-1

22 - 23

HL

О Ж

KfabKfa.1b Kg/1.15.

К 6 . 12 фиг.З

КодX

блок/

26

27

28

79

jf u

I Т

т & Jtfr

a)

ЖЪ 1ЖТ# 0

H.TosO ЖТр 1

72