SU1467742A2 - Цифровой частотный детектор - Google Patents
Цифровой частотный детектор Download PDFInfo
- Publication number
- SU1467742A2 SU1467742A2 SU874288830A SU4288830A SU1467742A2 SU 1467742 A2 SU1467742 A2 SU 1467742A2 SU 874288830 A SU874288830 A SU 874288830A SU 4288830 A SU4288830 A SU 4288830A SU 1467742 A2 SU1467742 A2 SU 1467742A2
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- counter
- output
- input
- detector
- frequency
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
Изобретение относитс к радиотехнике . Цель изобретени - повьппе- ние точности детектировани . Детектор содержит формирователь 1 коротких импульсов, формирователь 2 управл ющих импульсов, счетчики 3, 8, 12 и 13, блок пам ти 4, ЦАП 5, фильтр 6 низких частот, опорный г-р 7, регистр 9, блок сравнени 10, эл-т И 11 и делитель 14 частоты с переменным коэф. делени . Цель достигаетс введением счетчика 13.и делител 14, с помощью которых производитс самонастройка детектора на диапазон частот входного сигнала при максимально возможной точности детектировани . Кроме того, в детекторе производитс линейное нормирование выходного сигнала за счет обеспечени автоматической подстройки частоты опорного г-ра 7 под диапазон девиации входного частотно- модулированного сигнала, позвол ющей устранить зависимость амплитуды выходного сигнала детектора от диапазона девиации входного сигнала. Дана ил. выполнени формировател 1, 3 ил.
Description
4
ISD
9U9,f
Изобретение относитс к радиотехнике , предназначено дл использовани в системах демодул ции частотно-модулированного и частотно-мани- пулированного сигнала и вл етс усовершенствованием изобретени по авт.ев, № 1367130,
Цель изобретени - повышение точности детектировани цифрового час- тотного детектора.
На фиг. 1 приведена структурна схема цифрового частотного детектора j на фиг. 2 - временные .диаграммы по сн ющие его работу; на фиг. 3 - пример реализации формировател коротких импульсов.
Цифровой частотный детектор содержит входной формирователь 1 коротких импульсов, формирователь 2 управл ющих импульсов, первый счетчик 3, блок 4 пам ти, цифроаналого- вый преобразователь (ЦАП) 5; фильтр
6низких частот, опорный 7 генератор , второй счетчик 8, регистр 9, блок 10 сравнени , элемент И 11, третий счетчик 12, четвертый счетчик
13, делитель 14 частоты с переменным коэффициентом делени „
Формирователь 1 коротких импуль- сов содержит компаратор 15, D-триг- гер 16 и регистр 17 сдвига.
Цифровой частотный детектор (ЦЧД) работает следующим образом.
В исходном состо нии, когда входной сигнал ЦЧД отсутствует, на выходе формировател 1 устанавливаетс уровень логического О, который устанавливает уровень логического нул на всех трех выходах формировател 2,
Содержимое первого счетчика 3 цикличес ки измен етс под воздействием импульсов опорной частоты на его счетном входе, поступающем с выхода делител 14, но поскольку сигналы записи в блок 4 пам ти с третьего выхода формировател 2 отсутствуют , то код на выходе блока 4 пам ти остаетс неизменным и равным одному из значени в диапазоне от О до 2 -1 (где m - разр дность первого счетчика 3). Этот код с выхода блока 4 пам ти поступает на входы ЦАП-5 и с выхода ЦА11 5 напр жение, соответствующее входному коду, че- рез фильтр 6 поступает на выход ЦЧД, Сигналы с выхода опорного генератора
7поступают на счетный вход делите
Q
5
0
5
О
0 5
5
0
л 14, который преобразует их в соответствии с кодом коэффициента делени на входах установки коэффициента делени в импульсы опорной частоты соответствующего периода. Сигналы опорной частоты с выхода делител 14 поступают также на второй вход формировател 2. Содержимое второго счетчика 8 циклически измен етс под воздействием импульсов переполнение первого счетчика 3 и подаетс на зходы регистра 9 и первые входы блока 10. Поскольку пульсы записи в регистр 9 с третьего выхода формировател 2 отсутствуют , то код на вторых входах блока 10, приход щий с выходов регистра 9, остаетс неизменным и равным одному из значений в диапазоне от О до 2 -1 (где k - разр дность второго счетчика 8), Выходной сигнал блока 10, равный уровню логической единицы за исключением момента, когда содержимое второго счетчика 8 становитс равным коду на выходе регистра 9, подаетс на первый вход элемента И 11, но не вли ет на его выход, где установлен уровень логического нул , так как на втором входе этого элемента отсутствует сигнал с Третьего выхода формировател 2. Код с выходов третьего счетчика 12, дл которого сигнал на выходе элемента И 11 вл етс счетным, остаетс неизменным и равным одному из значений в диапазоне от О до (разр дности счетчиков 3 и 12 равны).
Так как импульсы переполнени третьего счетчика 12, вл ющиес L счетными дп четвертого счетчика 13, отсутствуют, то на выходах четвертого счетчика 13 устанавливаетс произвольный код в диапазоне от О до 2 -1 (где 1 - разр дность четвертого счетчика 13). Этот код определ ет частоту опорных импульсов на выходе делител 14.
После подачи сигнала Сброс на вход сброса четвертого счетчика 13 на его выходах устанавливаетс код минимально возможного коэффициента делени делител 14 и ЦЧД подготавливаетс к работе.
При превышении входным сигналом (Ugj) заранее установленного порога (момент времени t, фиг. 3) на выходе формировател 1 будет сформирован импульс UcjKu длительностью
4-5 тактов опорной частоты с выхода делител 14 (Uor,) , который поступает на первый вход формировател 2, Формирователь выдел ет каждый первый опорный импульс (U „), следующий за ифк„. Этим импульсом с третьего выхода формировател 2 содержимое первого счетчика 3 переписываетс в блок 4 пам ти, а также в случае, если коды на первый и вторых входах блока 10 не совпадают, т.е. на первом входе элемента И 11 уровень логической 1 (), увеличиваетс на I содержимое третьего счетчика 12, который формирует код начальной установки первого счетчика 3. На врем запис и в блок 4 пам ти первый счетчик 3 блокируетс сигналом (Ug) с первого выхода формировател 2. Задним фронтом опорного импульса Ujt, производитс перезапись содержимого второго счетчика 8, полученного в результате подсчета импульсов переполнени первого счетчика 3 за врем предыдущего периода входного сигнала, в регистр 9 Это значение на прот жении всего последующего периода входного сигнала сравниваетс на блоке 10 с текущим значением содержимого второго счетчика 8, Код с выходов блока 4 пам ти поступает на входы ДАЛ- 5, где преобразуетс в аналоговую форму и поступает с его выхода на вход фильтра 6 „ Выход последнего вл етс выходом цчд.
Каждый импульс U уст с второго вы- хода формировател 2 производит запись в первый счетчик 3 кода предва- рительйой установки с выходов третьего счетчика 12, а также обнуление второго счетчика 8, подготавлива его к новому циклу счета импульсов переполнени первого счетчика 3 U переп )
При по влении очередного .импульса блок с первого выхода формировател 2 процесс повтор етс .
В момент по влени первого опорного импульса и з„п с третьего вы- хода формировател 2, когда первый счетчик 3 заблокирован, отличие кодов на выходе регистра 9 и второго счетчика 8 говорит о том, что при имеющемс в насто щий момент кода предварительной установки первого счетчика 3 последним пройдена граница , определ юща смещение рабочей
4
o
5
0
5
0
характеристики ЦЧД относительно диапазона частот входного сигнала. В результате возникает импульс на выходе элемента И 11 U(, , который увеличит содержимое третьего счетчика 12.
При достижении кодом на выходах третьего счетчика 12 определенного значени возникнет импульс переполнени (и переп), увеличивающий содержимое четвертого счетчика 13 на 1. Тем самым будет изменена опорна частота на выходе делител 14. После чего процесс коррекции кода начальной установки первого счетчика 3 будет продолжен уже дл меньшей опорной частоты (UQ). Коррекци кода начальной установки и опорной частоты будет продолжена до тех пор, пока при минш- альной опорной частоте рабоча характеристика ЦЧД не придет в соответствие с диапазоном частот входного сигнала. Таким образом производитс самонастройка ЦЧД на диапазон частот входного сигнала при максимально возможной точности детектировани .
Кроме того, автоматическа подстройка частоты опорного генератора под диапазон девиации входного ЧМ сигнала позвол ет устранить зависимость амплитуды выходного сигнала предлагаемого детектора от диапазона девиации входного ЧМ сигнала, т.е, производитс .линейное нормирование выходного сигнала.
Claims (1)
- Формула изо б р е т ан и5Цифровой частотный детектор по авт.св. № 1367130, о т л и ч, а ю- щ и и с тем, что, с целью повышени точности детектировани , введены последовательно соединенные четвертый счетчик, счетный вход которого подключен к выходу переполнени третьего счетчика, и делитель частоты с переменным коэффициентом делени , выход которого подключен к второму входу входного формировател коротких импульсов , при этом тактовый вход формировател управл ющих импульсов соединен с выходом опорного генератора . через делитель частоты с переменньич коэффициентом делени , а вход сбро-,. са четвертого счетчика вл етс входом сброса цифрового частотного детектора.Г7
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874288830A SU1467742A2 (ru) | 1987-07-22 | 1987-07-22 | Цифровой частотный детектор |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874288830A SU1467742A2 (ru) | 1987-07-22 | 1987-07-22 | Цифровой частотный детектор |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU1367130 Addition |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1467742A2 true SU1467742A2 (ru) | 1989-03-23 |
Family
ID=21321207
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874288830A SU1467742A2 (ru) | 1987-07-22 | 1987-07-22 | Цифровой частотный детектор |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1467742A2 (ru) |
-
1987
- 1987-07-22 SU SU874288830A patent/SU1467742A2/ru active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1367130, кл. Н 03 D 3/02, 09.07.86. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4772853A (en) | Digital delay FM demodulator with filtered noise dither | |
US4005479A (en) | Phase locked circuits | |
EP0321725A3 (en) | Method for determining the control voltage of a voltage-controlled oscillator in a phase-locked loop | |
US4296380A (en) | Programmable digital frequency divider for synthesizing signals at desired frequency | |
CA2335963A1 (en) | Device for quick d/a conversion of pwm signals | |
US4127846A (en) | Tone signal detecting circuit | |
SU1467742A2 (ru) | Цифровой частотный детектор | |
US5095232A (en) | Timing signal delay circuit with high resolution or accuracy | |
JPS6128258A (ja) | Fsk復調回路 | |
US3987435A (en) | Analog-to-digital converter utilizing time reference for effecting conversion | |
US4231018A (en) | Tone signal detector | |
SU1367130A1 (ru) | Цифровой частотный детектор | |
GB2030745A (en) | Digital frequency quadrupler | |
SU653758A1 (ru) | Устройство выделени опорного сигнала | |
SU1119161A1 (ru) | Частотный детектор | |
SU815959A1 (ru) | Цифровой частотный демодул тор | |
RU2011292C1 (ru) | Устройство автоматической подстройки частоты | |
SU962846A1 (ru) | Цифрова динамическа след ща система | |
SU1647892A1 (ru) | Устройство автоподстройки частоты | |
SU1046942A1 (ru) | Устройство синтеза частот | |
SU1160564A2 (ru) | Устройство фазовой автоподстройки частоты | |
SU805204A1 (ru) | Устройство дл измерени затухани сиг-НАлОВ лиНий зАдЕРжКи | |
SU1383495A2 (ru) | Делитель частоты с дробным коэффициентом делени | |
SU1109912A2 (ru) | Цифровой синтезатор частоты | |
SU1443204A1 (ru) | Устройство формировани сигнала изображени |