SU1460769A1

SU1460769A1 - Усилитель высокочастотного сигнала

Info

Publication number: SU1460769A1
Application number: SU864160532A
Authority: SU
Inventors: Антон Павлович Лисицкий; Владимир Васильевич Никифоров
Original assignee: Всесоюзный Заочный Электротехнический Институт Связи
Priority date: 1986-12-11
Filing date: 1986-12-11
Publication date: 1989-02-23

Abstract

Изобретение относитс к усили- : тельной технике. Цель изобретени - уменьшение уровн нелинейных искажений . Усилитель ВЧ-сигнала содержит делители 1 и 5 напр жени , управл емый фазовращатель 2, управл емый аттенюатор 3, усилитель 4 мощности, сумматор 6, амплитудные детекторы 7, 11 и 14, ЦАП 8 и 9, АЦП 10, 12 и 15, аттенюатор 13, блоки вычитани 16, 17 и 18 и блок 19 делени на два. Входной сигнал пост5 пает через делитель 1, фазовращатель 2 и аттенюатор 3 на усилитель 4, где усиливаетс по мощности и передаетс через делитель 5 на выход устр-ва. В устр-ве осуществл етс коррекци р1плитуды и фазы выходного напр жени . При этом кольцо фазовой автоподстройки выполнено так, чтобы исключить паразитное вли ние на работу кольца автоподстройки амплитудной ошибки выходного напр жени устр-ва. 1 ил. а е (Л

Description

i

О)

о

Од СО

Изобретение относитс к усилительной технике и может быть использовано при разработке высокочастотных усилительных трактов.

Цель изобретени - уменьшение уровн нелинейных искажений.

На чертеже представлена структурна электрическа схема усилител , высокочастотного сигнала.

Усилитель содержит входной делитель 1 напр жени , управл емый фазовращатель 2, управл емый аттенюатор 3, усилитель 4 мощности, выходной делитель 5 напр жени , сумматор 6, первый амплитудный детектор 7, первый и второй цифроаналоговые преобразователи 8 и 9, первый аналого-цифровой преобразователь 10, второй амплитудный детектор 11, второй аналого- цифровой преобразователь 12, аттенюатор 13, третий амплитудньй детектор 14, третий аналого-цифровой преобразователь 15, первый, второй и третий блоки 16-18 вычитани и блок 19 деле-

т

ни на два.

Усилитель высокочастотного сигнала работает следующим образом.

Входной сигнал поступает через входной делитель 1, управл емый фазо- вращатель 2 и управл емый аттенюатор 3 на усилитель 4 мощности, усиливаетс в нем и передаетс через выходной делитель 5 на выход устройства. Коррекци амплитуды выходного напр жени устройства производитс следующим образом.

Во втором и третьем амплитудных детекторах 11 и 14 выдел етс огибающа соответственно входного и выход- ного напр жений. Далее вьпсодные напр жени второго и третьего амплитудных детекторов 11 и 14 оцифровываютс во втором и третьем аналого-цифровых преобразовател х 12 и 15 и поступают на вход первого блока 16 вычитани .

8первом блоке 16 вычитани проходит сравнение цифровых кодов и выработка соответствующего управл ющего напр жени дл коррекции выходного напр - жени устройства, которое через второй цифроаналоговый преобразователь

9подаетс на вход управлени управл емого аттенюатора 3.

Коррекци фазы выходного напр жен ни устройства происходит следующим образом. В сумматоре 6 происходит векторное суммирование частей входного и выходного сигналов устройств

Амплитуда суммарного напр жени при этом зависит как от фазовых соотношений входного и выходного напр жений устройства, так и от амплитудной ощибки выходного напр жени .устройства . Поэтому кольцо фазовой автоподстройки выполнено таким образом , чтобы исключить паразитное вли ние на -работу кольца автоподстройки амплитудной ошибки выходного напр жени устройства.

Дл этого выходное напр жение сумматора 6 детектируетс первым амплитудным детектором 7, ослабл етс в 2 раза в аттенюаторе 13, оцифровываетс в первом аналого-цифровом преобразователе 10 и поступает на вход третьего блока 18 вычитани . На второй вход третьего блока 18 вычитани поступает цифровой код, соответствующий амплитуде входного сигнала. На выходе третьего блока вычитани формируют сигнал, пропорциональный фазовой ошибке выходного сигнала, и имеющий дополнительную составл ющую, равную половине амплитудной ошибке выходного напр жени устройства.

Эта дополнительна составл юща устран етс за счет ее вычитани во втором блоке 17 вычитани . При этом дополнительна составл юща выходного напр жени третьего блока 18 вычитани формируетс из выходного напр жени первого блока 16 вычитани путем делени его выходного напр жени , заданного в цифровой форме, на 2 в блоке 19 делени .

Выходное управл ющее напр жение второго блока 17 вычитани преобразуют в аналоговую форму в цифроан ало говом преобразователе 9 и подают на вход управлени управл емого фазовращател 2.

Claims

Формула изоб ре тени

Усилитель высокочастотного сигнала , содержащий последовательно соединенные входной делитель напр жени , управл емый фазовращатель, управл емый аттенюатор, усилитель мощности, выходной делитель напр жени , сумматор и первый амплитудный детектор, первый и второй цифроаналоговые преобразователи , первый аналого-цифровой преобразователь, последовательно соединенные второй амплитудный детектор и второй аналого-цифровой преобразователь , при этом второй вькод входного делител напр жени соединен с вторым входом сумматора, выход первого дифроаналогового преобразо- вател соединен с входом управлени фазовращател , выход второго цифро- аналогового преобразовател соединен с входом управлени управл емого аттенюатора , а второй выход выходного делител напр жени образует выход усилител высокочастотного сигнала, отличающийс тем, что, с целью уменьшени уровн нелинейных искажений, введены последователь но соединенные третий амплитудный детектор, третий аналого-цифровой преобразователь, первый блок 1вычи- тани , блок делени на два и второй

блок вычитани , аттенюатор, включенный между выходом первого амплитудного детектора и входом первого ана

5

0

лого-цифрового преобразовател , третий блок вычитани , первый вход которого соединен с выходом второго аналого-цифрового преобразовател , второй вход - с выходом первого аналого- цифрового преобразовател , а выход - с вторым входом второго блока вычитани , причем выход второго блока вычитани соединен с входом первого цифроаналогового преобразовател , вход второго цифроаналогового преобразовател соединен с выходом первого блока вычитани , вход третьего амплитудного детектора соединен с вторым входом сумматора, вход второго амплитудного детектора соединен с первым входом сумматора, а выход второго аналого-цифрового преобразовател соединен с вторым входом первого блока вычитани .