SU1451864A1 - D-a converter - Google Patents

D-a converter Download PDF

Info

Publication number
SU1451864A1
SU1451864A1 SU864128396A SU4128396A SU1451864A1 SU 1451864 A1 SU1451864 A1 SU 1451864A1 SU 864128396 A SU864128396 A SU 864128396A SU 4128396 A SU4128396 A SU 4128396A SU 1451864 A1 SU1451864 A1 SU 1451864A1
Authority
SU
USSR - Soviet Union
Prior art keywords
input
output
converter
inputs
switch
Prior art date
Application number
SU864128396A
Other languages
Russian (ru)
Inventor
Леонид Евгеньевич Хорин
Original Assignee
Специальное конструкторско-технологическое бюро физического приборостроения с опытным производством Института физики АН УССР
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Специальное конструкторско-технологическое бюро физического приборостроения с опытным производством Института физики АН УССР filed Critical Специальное конструкторско-технологическое бюро физического приборостроения с опытным производством Института физики АН УССР
Priority to SU864128396A priority Critical patent/SU1451864A1/en
Application granted granted Critical
Publication of SU1451864A1 publication Critical patent/SU1451864A1/en

Links

Landscapes

  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

Изобретение относитс  к области автоматики и преобразовательной техники и может быть использовано в преобразовател х цифровой информации в аналоговую, а также дп  построени  программируемых генераторов линейно измен ющегос  напр жени . Цель изобретени  - повышение линейности характеристики преобразовани . Цифроана- логовый преобразователь содержит реBfoi I Ж гистр 1, преобразователь 2 кодов, ключ 3, переключатель 4, три декодирующих преобразовател  5-7, блок 8 суммировани  и блок 9 сравнени ,Блок 8 суммировани  вьтолнен на двух сумматорах токов, двух преобразовател х ток 7 напр жение, двух переключател х и преобразователе сопротивлени . Блок 9 сравнени  вьтолнен на двух источниках порогового напр жени , переключателе , компараторе и ключе.Подключение входа опорного напр жени  первого декодирующего преобразовател  7 к входной шине опорного напр жени  в сочетании с определеннь1м правилом выбора выходных сигналов декодирующих преобразователей 5, 6 в качестве начальных точек линейных сегментов характеристики преобразовани  позволило повысить ее линейность. Дополнительное повышение линейности характеристики достигнуто за счет ;. введени  блока 9 сравнени  и снижени  асимметрии цепей суммировани  в блоке 8 суммировани . 2 з.п. ф-лы. 2 ил. Ф (Л 4а сл СХ The invention relates to the field of automation and converter technology and can be used in digital to analog information converters, as well as dp constructing linear variable voltage programmable generators. The purpose of the invention is to increase the linearity of the conversion characteristic. The digital-to-analog converter contains bioI I Gistr 1, code converter 2, key 3, switch 4, three decoding converters 5-7, summation unit 8 and comparison unit 9, Summation unit 8 is executed on two current adders, two current converters 7 voltage, two switches and a resistance converter. Comparison unit 9 is implemented on two threshold voltage sources, a switch, a comparator and a key. Connecting the input voltage of the first decoding converter 7 to the input voltage of the reference voltage in combination with a certain selection rule for the output signals of the decoding converters 5, 6 as the starting points of the linear segments of the conversion characteristic made it possible to increase its linearity. An additional increase in linearity characteristics achieved by; the introduction of block 9 comparison and reduction of the asymmetry of the summation chains in block 8 summation. 2 hp f-ly. 2 Il. F (L 4a cl CX

Description

реализован на счетчике импульсов, со- 50 ни , второй и третий выходы котородержащем входы занесени  цифровой информации , и генераторе импульсов. Последний импульс преобразовател  2 кодов определ ет момент окончани  . преобразовани  параллельного входного кода в последовательный код. Ключи 3 и 2, переключатель 19 представл ют собой переключатели с запоминанием установленного состо ни , в соего соединены соответственно с первым и вторым входами блока сравнени , первый выход которого подключен к управл ющему входу блока суммировани , входу обнулени  первого декодирую- щего преобразовател , к первому управл ющему входу ключа и управл ющему входу переключател , информационный вход которого соединен с выходомimplemented on a pulse counter, a 50, second and third outputs of which contains inputs for digital information input, and a pulse generator. The last pulse of the 2 code converter determines the end time. convert parallel input code to serial code. The keys 3 and 2, switch 19 are set state memory switches, connected to the first and second inputs of the comparison unit, the first output of which is connected to the control input of the summation unit, the zero input of the first decoding converter, respectively. the control input of the key and the control input of the switch, the information input of which is connected to the output

ВНИИПИ Заказ 7091/55 Тираж 879VNIIPI Order 7091/55 Circulation 879

ПодписноеSubscription

Claims (2)

Формула изобретенияClaim II 1. Цифроаналоговый преобразователь, содержащий первый, второй и третий декодирующие преобразователи, блок суммирования, регистр, входы . которого являются входной шиной преобразуемого кода, выходы регистра подключены к соответствующим входам преобразователя кодов, выход которого подключен к цифровому входу первого декодирующего преобразователя, выход которого соединен с первым информационным входом блока суммирования, первый выход которого является выходной шиной, вход опорного сигнала второго декодирующего преобразователя объединен с одноименным входом третьего декодирующего преобразователя и является входной шиной опорного сигнала,, отличающийся тем, что, с целью повышения линейности характеристики преобразования, в него введены блок сравнения, ключ и переключатель , первый и второй информационные выходы которого соединены с цифровыми входами соответственно второго и третьего декодирующих преобразователей, выходы которых подключены соответственно к второму и третьему информационным входам блока суммирования, второй и третий выходы которого соединены соответственно с первым и вторым входами блока сравнения, первый выход которого подключен к управляющему входу блока суммирования, входу обнуления первого декодирующего преобразователя, к первому управляющему входу ключа и управляющему входу переключателя, информационный вход которого соединен с выходом ключа, информационный и второй управляющий входы которого подключены соответственно к выходу преобразователя кодов и второму выходу блока сравнения, вход опорного сигнала первого декодирующего преобразователя соединен с одноименным входом второго декодирующего преобразователя.1. A digital-to-analog converter containing the first, second and third decoding converters, a summing unit, a register, inputs. which are the input bus of the converted code, the outputs of the register are connected to the corresponding inputs of the code converter, the output of which is connected to the digital input of the first decoding converter, the output of which is connected to the first information input of the summing unit, the first output of which is the output bus, the input of the reference signal of the second decoding converter is combined with the same input of the third decoding converter and is the input bus of the reference signal, characterized in that, with the goal To increase the linearity of the conversion characteristic, a comparison block, a key and a switch are introduced into it, the first and second information outputs of which are connected to the digital inputs of the second and third decoding converters, respectively, the outputs of which are connected to the second and third information inputs of the summing unit, the second and third outputs which are connected respectively to the first and second inputs of the comparison unit, the first output of which is connected to the control input of the summing unit, the input of the update the first decoding converter, to the first control input of the key and the control input of the switch, the information input of which is connected to the output of the key, the information and second control inputs of which are connected respectively to the output of the code converter and the second output of the comparison unit, the reference signal input of the first decoding converter is connected to the same the input of the second decoding converter. 2. Преобразователь по п.1, о т личающийся тем, что блок суммирования выполнен на первом и втором сумматорах токов, первом и втором преобразователях ток - напряжение, преобразователе сопротивления, первом и втором переключателях, первый и второй выходы последнего под ключены к первым входам соответственно первого и второго сумматоров тока, · вторые входы которых являются соответственно вторым и третьим информационными входами блока, выходы первого и второго сумматоров тока подключены к входам соответствующих преобразователей ток - напряжение, выходы которых соединены соответственно с первым и вторым информационными входами первого переключателя и являются соответственно вторым и третьим выходами блока, выход преобразователя сопротивления является первым выходом блока, а вход соединен с выходом первого переключателя, управляющий вход которого объединен с управляющим входом второго переключателя и является управляющим входом блока, информационный вход второго переключателя является первым информационным входом блока.2. The converter according to claim 1, characterized in that the summing unit is made on the first and second current adders, the first and second current-voltage converters, the resistance converter, the first and second switches, the first and second outputs of the latter are connected to the first inputs respectively, of the first and second current adders, · the second inputs of which are respectively the second and third information inputs of the block, the outputs of the first and second current adders are connected to the inputs of the corresponding current converters - voltage the outputs of which are connected respectively to the first and second information inputs of the first switch and are respectively the second and third outputs of the block, the output of the resistance converter is the first output of the block, and the input is connected to the output of the first switch, the control input of which is combined with the control input of the second switch and is control input of the block, the information input of the second switch is the first information input of the block. 1Q 3. Преобразователь по п.1, о т личающийся тем, что блок сравнения выполнен на первом и втором источниках порогового«напряжения, компараторе, переключателе и1Q 3. The Converter according to claim 1, characterized in that the comparison unit is made on the first and second sources of the threshold voltage, comparator, switch and 15 ключе, выход которого является первым в'бгходом блока, выходы первого и второго источников порогового напря- жения подключены к соответствующим информационным входам переключателя, выход которого соединен с первым вхо· дом компаратора, второй и третий вхо· ды которого являются соответственно первым и вторым входами блока, выход компаратора подключен к информацион25 ному и первому управляющему входам ключа, к первому управляющему входу переключателя и является вторым выходом блока, второй управляющий вход переключателя объединен с вторым уп30 равняющим входом ключа и подключен к выходу ключа.15 key, the output of which is the first inlet of the unit, the outputs of the first and second sources of threshold voltage are connected to the corresponding information inputs of the switch, the output of which is connected to the first input of the comparator, the second and third inputs of which are the first and second, respectively block inputs, the comparator output is connected to the information and first control inputs of the key, to the first control input of the switch and is the second output of the block, the second control input of the switch is combined with w up30 ring equals the input key and a key connected to the output. ВНИИПИ Заказ 7091 /55 Тираж 879 . ______ПодписноеVNIIIPI Order 7091/55 Circulation 879. ______ Subscription Произв.-полигр. пр-тие, г. Ужгород, ул. Проектная, 4Custom polygr. ave, city of Uzhhorod, st. Project, 4
SU864128396A 1986-09-25 1986-09-25 D-a converter SU1451864A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864128396A SU1451864A1 (en) 1986-09-25 1986-09-25 D-a converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864128396A SU1451864A1 (en) 1986-09-25 1986-09-25 D-a converter

Publications (1)

Publication Number Publication Date
SU1451864A1 true SU1451864A1 (en) 1989-01-15

Family

ID=21260647

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864128396A SU1451864A1 (en) 1986-09-25 1986-09-25 D-a converter

Country Status (1)

Country Link
SU (1) SU1451864A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Орнатский П.П. Автоматические измерени и приборы. Киев: Вища школа, 1986. Авторское свидетельство СССР №1027811, кл. Н 03 М 1/66, 1981. *

Similar Documents

Publication Publication Date Title
US5619203A (en) Current source driven converter
CA1192310A (en) Two stage a-to-d converter
KR930015372A (en) Digital-to-analog signal converter
US5444447A (en) Analog-digital converter with distributed sample-and-hold circuit
DE3778554D1 (en) DIGITAL / ANALOG CONVERTER WITH CYCLIC CONTROL OF POWER SOURCES.
KR100286326B1 (en) Interleaving sampling analog/digital converter
SU1451864A1 (en) D-a converter
JP3918046B2 (en) Digital programmable phase shifter and A / D converter using such phase shifter
JPS60216630A (en) Step generator
JPS6319096B2 (en)
KR950022158A (en) Merge Decoding Circuit for Analog / Digital Flash Conversion
SU924856A1 (en) Analogue-digital converter
SU1587634A1 (en) Analog-digital converter
JPS5620329A (en) Decoding circuit
SU1064453A1 (en) Digital/analog converter
GB1572637A (en) Analogue-to-digital converter
SU1172019A1 (en) Four-bit binary code-to-binary-coded decimal code converter
JPH01160219A (en) Successive approximation a/d converter
JP2001308707A (en) Pulse encode type a/d converter
SU932507A1 (en) Function generator
SU1070689A1 (en) D/a converter
SU760132A1 (en) Function reproducing device
JPS628051B2 (en)
SU1283804A1 (en) Sine-cosine function generator
SU1172013A1 (en) Servo analog-to-digital converter