SU145069A1 - The method of performing the division operation - Google Patents
The method of performing the division operationInfo
- Publication number
- SU145069A1 SU145069A1 SU698097A SU698097A SU145069A1 SU 145069 A1 SU145069 A1 SU 145069A1 SU 698097 A SU698097 A SU 698097A SU 698097 A SU698097 A SU 698097A SU 145069 A1 SU145069 A1 SU 145069A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- remainder
- sign
- bit
- ring
- division operation
- Prior art date
Links
Description
Известны способы ускорени операции делени .Methods are known for speeding up a dividing operation.
Предлагаемый способ выполнени операции делени без восстановлени остатка в цифровых вычислительных машинах отличаетс тем, что дл совмещени вычитани (сложени ) со сдвигом делител делитель записывают в кольцевой сдвигающий регистр, а дл анализа перемещающегос знака остатка используют считывающее устройство, управл емое счетчиком тактов.The proposed method of performing a division operation without restoring the remainder in digital computers is characterized in that for combining subtraction (addition) with a divider shift, the divider is written into a ring shift register, and a reading device controlled by a clock counter is used to analyze the moving remainder sign.
Описываемый способ выполн етс функциональной схемой, изображенной на чертеже.The described method is performed by the functional diagram shown in the drawing.
В (rt+ 1) -разр дном кольцевом регистре / находитс делитель, сдвигаемый по каналу вправо. В (п+ 1) -разр дном сумматоре 2 находитс делимое (остатки). Цепь кольцевого переноса переключаетс с дополнительного ( + 1) разр да 3 сумматора на И-й разр д.In the (rt + 1) -disp of the bottom ring register / there is a divider shifted along the channel to the right. In (n + 1) -disp the bottom of the adder 2 is the dividend (residues). The ring transfer circuit switches from an additional (+ 1) bit 3 adder to an I-th bit.
В кольцевом регистре 4 записывают разр ды частного. Частное сдвигаетс по кольцу влево, В схеме 5 образуетс знак частного.In the ring register 4, bits of the quotient are recorded. The quotient is shifted left on the ring. In diagram 5, the quotient sign is formed.
Сущность описываемого способа состоит в следующем: сложение (вычитание) осуществл ют в (п+ -разр дном кольцевом сумматоре , а сдвиг делител вправо - в (п + 1 - разр дном кольцевом регистре /. При этом безразлично как размещено число в кольцевом сумматоре , т. е. в каком его разр де находитс старший разр д текущего остатка. Кроме того, при вычитании (сложении) в разр де сумматоре, предшествующем старщему разр ду текущего остатка, находитс знак этого остатка. Следовательно, если каждый раз анализировать разр д сумматора, предшествующий перемешающемус старщему разр ду текущего остатка, то можно управл ть операцией делени аналогично алгоритму метода выполнени делени без восстановлени остатка. Дл этого (дл анализа перемещающегос знака остатка) используют считывающее устройство 5, управл е.мое счетчиком 7 тактов.The essence of the described method consists in the following: addition (subtraction) is carried out in (n + -spaced ring adder, and the divider shift to the right is in (n + 1 - bit ring register /. At the same time, the number in the ring adder is placed, i.e., in which its bit is the highest bit of the current remainder. In addition, when subtracting (adding), the totalizer of the current remainder is followed by the sign of this remainder. preceding stir Then, the division operation can be controlled similarly to the algorithm of performing the division without restoring the remainder. For this (for analyzing the moving remainder sign), use the reader 5, which is controlled by a counter of 7 cycles.
Правила делени обычны: если знак результата предыдущей операции положителен, то в регистр частного записываетс «1 как очередной разр д частного, из остатка вычитаетс делитель. Если знак результата предыдущей операции отрицателен, то в регистр частного записываетс «О как очередной разр д частного, а к остатку прибавл етс делитель.The division rules are usual: if the sign of the result of the previous operation is positive, then the register of the private is written "1 as the next bit of the private, the divisor is subtracted from the remainder. If the sign of the result of the previous operation is negative, then the private register is written O as the next private bit, and a divisor is added to the remainder.
Таким образом, описываемый способ позвол ет без потери точности совместить сложение со сдвигом проведением анализа передвигающегос знакового разр да и может найти применение при реализации операции делени в цифровых вычислительных мащинах.Thus, the described method allows, without loss of accuracy, to combine the addition with the shift by analyzing the moving sign bit and can be used in the implementation of the division operation in digital computing machines.
Предмет изобретени Subject invention
Способ выполнени операции делени без восстановлени остатка в цифровых вычислительных машинах, отличающийс тем, что, с целью совмещени вычитани (сложени ) со сдвигом делител , делитель записывают в кольцевой сдвигающий регистр, а дл анализа перемещающегос знака остатка используют сЧИтывающее устройство, управл емое счетчиком тактов.A method of performing a division operation without restoring the remainder in digital computers, characterized in that, in order to combine subtraction (addition) with a divider shift, the divider is recorded in an annular shift register, and a clock counter controlled by a counter reader is used to analyze the moving remainder sign.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU698097A SU145069A1 (en) | 1961-02-17 | 1961-02-17 | The method of performing the division operation |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU698097A SU145069A1 (en) | 1961-02-17 | 1961-02-17 | The method of performing the division operation |
Publications (1)
Publication Number | Publication Date |
---|---|
SU145069A1 true SU145069A1 (en) | 1961-11-30 |
Family
ID=48300674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU698097A SU145069A1 (en) | 1961-02-17 | 1961-02-17 | The method of performing the division operation |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU145069A1 (en) |
-
1961
- 1961-02-17 SU SU698097A patent/SU145069A1/en active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1062826A (en) | Electronic calculating a pparatus | |
KR890015121A (en) | Division calculator | |
GB1433833A (en) | Binary divider | |
GB1364215A (en) | Divider | |
FR74027E (en) | Device for data transfer | |
GB1049680A (en) | Digital divider | |
SU145069A1 (en) | The method of performing the division operation | |
GB1078175A (en) | High speed divider for a digital computer | |
GB977430A (en) | Apparatus to generate an electrical binary representation of a number from a succession of electrical binary representations of decimal digits of the number | |
GB1105694A (en) | Calculating machine | |
GB757516A (en) | Improvements in digital differential analyzers | |
GB871477A (en) | Improvements in or relating to electric digital computers | |
GB1293964A (en) | Improvements in and relating to digital data processing apparatus | |
SU710040A1 (en) | Devider | |
SU251934A1 (en) | DEVICE FOR DIVIDING NUMBERS | |
Frankel | On the minimum logical complexity required for a general purpose computer | |
GB977404A (en) | Photologic circuits | |
SU429423A1 (en) | ARITHMETIC DEVICE | |
SU1339553A1 (en) | Divider | |
SU411452A1 (en) | ||
SU579614A1 (en) | Divider | |
SU744568A2 (en) | Parallel accumulator | |
SU435523A1 (en) | DEVICE DEVELOPMENT | |
GB857511A (en) | Improvements in or relating to dividing multiplying arrangements for electronic digital computing machines | |
SU402001A1 (en) | DEVICE FOR ISOLATING EXTREME VALUE OF FUNCTION |