SU1444674A1 - Амплитудный детектор - Google Patents

Abstract

Изобретение относитс  к измерительной технике и может быть использовано при измерении амплитуды гармонических колебаний, в частности амплитуды выходного сигнала датчика наличи  дефекта при злектромагнитно- тепловой дефектоскопии металла.Цель изобретени  - повышени  точности измерени  амплитуды сигнала. Дл  этого в детектор, содержащий однополупери- одные преобразователи (П) 1 и 2 амплитудных значений, введены аналоговые ключи (АК) 8 - 11, делители 13 и 14 частоты и блок 16 управлени , содержащий элементы И 16.1 - 16.4. Последние формируют сигналы управлени  АК 8 - 11 и ключами 5 П 1 и 2. Кроме того, устройство содержит компаратор 12 и сумматор 17. При поступлении гармонического сигнала на вход устройства в положительный полупериод открыт один из АК 8 или- 9. При этом запоминаетс  значение амплитуды сигнала в данный период. Выходной АК 10 или 11 данного детектора закрыт . При поступлении отрицательной полуволны входной АК 8 или 9 закрываетс , а выходной открываетс . На выходе устройства получают значение амплитуды входного сигнала в предшествующую , положительную полуволну сигнала. Происходит обнуление П 2. АК 10 или 11 его разомкнут. При приходе следующей положительной полуволны амплитуда сигнала запоминаетс  П 2. 2 ил. (О (Л 4 ИЙ Од «4ihi

Description

Изобретение относитс  к измерительной технике и может быть использовано при измерении амплитуды гармонических колебаний, в частности при измерении амплитуды выходного сигнала датчика наличи  дефекта при электромагнитно-тепловой дефектоскопии металла.

Целью изобретени   вл етс  повышение точности регистрации амплитуды сигнала за счет уменьшени  выходного напр жени  в момент сброса амплитудного детектора.

На фиг.1 представлена структурна  электрическа  схема амплитудного детектора; на фиг 2 - временна  диаграмма его работы.

Устройство содержит первый и второй однополупериодные преобразовател амплитудных значений 1 и 2, состо щие из операционного усилител  3, накопительного конденсатора 4, ключа 5, повторител  напр жени  6 и венти- лей 7, четыре аналоговых ключа 8 - 11, компаратор 12, делители частоты 13 и 14, логический инвертор 15, блок управлени  16,, состо щий из четырех элементов И .16.1 - 16.4 и сумматор 17. При этом входом устрой- ства  вл ютс  объединенные входы аналоговых ключей 8 и 9 и компаратора 12, выходы аналоговых ключей соединены соответственно с входами пре™ образователей амплитудных значений и 2, каждьй из которых служит неин-- вертирующим входом операционного уси хмтел  3, выход которого через вентиль 7 соед инен с первым выводом конденсатора 4 и входом ключа 5, второй вывод конденсатора 4 и выход ключа 5 соединены с общей шиной, выход вентил  7 соединен с неинвертирующим входом повторител  напр жени  6, выход которого соединен с инвертирующими входами операционного :усилител  3 и повторител  напр жени  6 и служит выходом преобразовател  амплитудных значений, а управл ющий вход.ключа 5  вл етс  управ0

5

0

5

0

5

0

5

логического инвертора 15, который соединен с входом второго делител  частоты 14. Инверсный выход делител  частоты 14 соединен с третьим входом блока управлени  16, образованным вторым входом элемента И 16.3, а также с управл ющим входом аналогового ключа 11. Выход второго делител  частоты 14 соединен с четвертым входом .блока управлени  16, образованным .объединенными вторыми входами элементов И 16.2 и 16.4, а также соединен с управл ющим входом аналогового ключа 10, а п тый вход блока управлени , образованный вторым входом элемента И 16.1, соединен с выходом первого делител  частоты 13, Выходы,элементов И 16.1 - 16.4 служат выходами блока управлени  и соединены соответственно с управл ющими входами аналоговых ключей 8 и 9 и преобразователей амплитудных значений 1 и 2. Выходы аналоговых ключей 10 и 11 соединены с входами сумматора 17, выход которого служит выходом устройства.

Устройство работает следующим образом .

В исходном состо нии, пока на вход устройства не поступает сигнал, однополупериодные преобразователи амплитудных значений обнулены, :на пр мых выходах целителей 13 и 14 - уровни низкого потенциала. При.под ключении на вход устройства синусоидального сигнала (фиг.2А) он одновременно поступает на аналоговые ключи 8 и 9 и на вход компаратора 12, на выходе которого формируютс  пр моугольные импульсы (фиг.2Б), измен ющие состо ние выхода делител  частоты 13 (на фиг.2Г представлен сигнал на пр мом выходе делител  13). Аналогично ., проинвертированныё инвертором 15 импульсы с компаратора измен ют состо ние выхода делител  частоты 14 (на фиг.2Д - сигнал на пр мом выходе делител  14), В зависимости от состо ни  выходов делител 

л ющим входом преобразовател  ампли- Q частоты 14 открыт один из аналоговых тудных значений, выход компаратора 12 соединен с входами делител  частоты 13 логического инвертора 15, первыми входами элементов И 16.1 и 16.2, которые образуют первый вход блока управлени  16. Второй блока управлени  16 образован объединенными первыми входами элементов И 16.3 и 16.4 и подключен к выходу

ключей 10 или 11, Блок управлени  16 поочередно открывает аналоговые ключи 8 или 9, в зависимости от состо ний выходов компаратора i2 и делителей частоты 13 и 14, пропуска  на входы преобразователей амплитудных- значений 1 и 2 положите. полуволны входного сигнала. Кроме того, блок управлени  16 по состо нию вычастоты 14 открыт один из аналоговых

ключей 10 или 11, Блок управлени  16 поочередно открывает аналоговые ключи 8 или 9, в зависимости от состо ний выходов компаратора i2 и делителей частоты 13 и 14, пропуска  на входы преобразователей амплитудных- значений 1 и 2 положите. полуволны входного сигнала. Кроме того, блок управлени  16 по состо нию выходов делител  частоты 1А и инвертора 15 вырабатывает импульсы, подаваемые на управл ющие входы преобразователей амплитудных значений 1 и 2, Пусть в первый момент на вход устройства поступает положительна  полуволна сигнала (фиг.2А отрезок ) На выходе компаратора 12 - уровень 1 (фиг,2Б), Если высокий уровень потенциала на выходе элемента устройства соответстпует 1, а низкий - О, соответственно на выходе логического инвертора 15-уровень О (фиг.2В). Делитель частоты 13 перебрасываетс  в состо ние, при котором на его пр мом выходе - уровень 1 (фиг.2Г), Поступающие на входы элемента И 16,1 .сигнал ы 1 вырабатывают на его выходе импульс (фиг.2И), открывающий аналоговый ключ 8. При этом на накопительном конденсаторе А преобразовател  амплитудных значений 1 фиксируетс  амплитудное значение положительной полуволны входного сигнала (фиг.2Ж). Так как аналоговый ключ 10 закрыт, а аналоговый ключ 11 открыт (делитель частоты 14 в исходном состо нии), на выходе устройства (фиг,23) присутствует информаци , запомненна  на накопительном конденсаторе преобразовател  амплитудных значений 2 (в первый полупериод выходное напр жение равно нулю, так как конденсатор был обнулен). В промежуток времени t, -t j на вход устройства приходит отрицательна  полуволна сигнала (фиг.2А). При этом на вьгходе компаратора - уровень О (фиг.2Б), на выходе логического инвертора 13 - уровень 1 .(фиг.2Д). Открыйаетс  аналоговый ключ 10 и закрываетс  аналоговый ключ 11. Аналоговые ключи 8 и 9 закрыты, так как на соответствующем выходе блока управлени  16 уровень О. На выходе устройства присутствует значение амплитуды положитель йой полуволны сигнала, запомненное преобразователем амплитудных значений 1 на отрезке tg-t. Поступающие на входы элемента И 16.3 сигналы 1 формируют на его выходе импульс, обнул ющий в течение промежутка времени t ,-t 5. преобразователь амплитудных значений 2 (фиг.2Г). В промежуток времени на вход устройства вновь поступает положительна  пйлуволна сигнала (фиг.2А). При этом на выходе компаратора 12 и логического инвер0

5

0

5

0

5

0

5

0

5

тора 15 - соответственно 1 и О. Состо ние выходов делител  частоты 13 измен етс  (фиг.2Г), На выходе устройства - значение амплитуды сигнала , запомненное преобразователем амплитудных значений в промежутке , (фиг.23).

При приходе на вход устройства отрицательной полуволны сигнала (отрезок tj-t) на вьгходе компаратора 12 и логического инвертора 15 - сигналы О и 1 соответственно, благодар  чему измен етс  состо ние выходов делител  частоты 14. На его пр мом выходе - сигнал О.

На выхохче элемента И 16.4 блока управлени  16 - уровень 1 (фиг.2Е), при этом происходит сброс накопительного конденсатора 4 преобразовател  амплитудных значений 1 через ключ 5. Входные ключи закрыты. Выходной ключ 10 закрыт, а ключ 11 открыт. На выходе устройства - значение амп литуды положительной полуволны сигнала (фиг.2А отрезов ), запомненное преобразователем амплитудных значений 2. Данна  информаци  будет на выходе до момента времени, когда аналоговый ключ 1t закроетс , а аналоговый ключ 10 откроетс  (фиг.2А точка t Л. При поступлении положительной полуволны сигнала цикл работы устройства повторитс .

Claims (1)

1. Формула изобретени 

   Амплитудный детектор, содержащий первый и второй преобразователи амплитудных значений, каждый из которых. состоит из операционного усилител , неинвертирующий вход которого служит входом преобразовател  амплитудных значений, выход операционного усилител  через вентиль соединен с первым входом накопительного конденсатора и входом ключа, причем второй вьгеод накопительного конденсатора и выход ключа соединены с общей шиной, управл ющий вход ключа служит управл ющим входом преобразовател  ампли тудных значений, вход ключа соединен с входом повторител  напр жени , выход которого соединен с инвертирующим входом операционного усилител  и служит выходом преобразовател , амплитудных значений, компаратор, вход которого соединен с входом устройства , сумматор, к входам которого .подключены выходы преобразователей амплитудных значений, о т л и ч а ю щ и и с   тем, что, с целью повышени  точности регистрации амплитуды сигнала, в него введены четыре ана лотовых ключа, логический инвертор, два делител  частоты, блок управле НИН, причем входы первого и второго аналоговых ключей соединены с входом устройства, а их выходы - с входами первого и второго преобразователей амплитудных значений соответственно, выход компаратора соединен с входами первого делител  частоты, логи- ческого инвертора и с первым входом блока управлени , выход логического инвертора соединен с вторым входом блока управлени  и входом второго делители частоты, первый выход которого соединен с третьим.входом блока .управлени , второй инверсный выход второго дет1тел  частоты соединен с четвертым входом блока управлени .

   Kv/v

   .f у

   выход первого делител  частоты соединен с п тым входом блока управлени , входы третьего и четвертого аналоговых ключей подключены к выхо- дам первого и второго преобразователей амплитудных значений соответственно , выходы третьего и четвертого аналоговых ключей подключены к первому и второму входам сумматора, выход которого служит выходом устройства , управл ющие входы первого и второго аналоговых ключей и первого и второго преобразователей амплитудных значений подключены соответственно к первому, второму, третьему и четвертому выходам блока управлени , а управл ющие входы третьего и четвертого аналоговых ключей подключены соответственно к первому вы ходу и второму инверсному выходу второго делител  частоты.