SU1441392A1

SU1441392A1 - Устройство вычислени функции @

Info

Publication number: SU1441392A1
Application number: SU874264063A
Authority: SU
Inventors: Илья Петрович Галабурда; Петр Викторович Ильин
Original assignee: Военный Инженерный Краснознаменный Институт Им.А.Ф.Можайского
Priority date: 1987-06-16
Filing date: 1987-06-16
Publication date: 1988-11-30

Abstract

Устройство вычислени функции у е может быть использовано в специальных цифровых устройствах с фиксированной зап той. Целью изобретени вл етс расширение области применени устройства за счет увеличени диапазона изменени аргумента. За счет введени в известное устройство сумматора, мультиплексора, элемента И, линии задержки, счетчика адресов команд область применени - устройства расширена в двА раза, причем значени аргумента лежат в диапазоне jx( 1 . 1 ил.

Description

4ii

NU

00

со

Изобретение относитс к вычислительной технике и может быть использовано в специальных цифровых устройствах с фиксированной зап той.

Целью изобретени вл етс расширение области применени устройства за счет увеличени диапазона изменени аргумента.

Н а чертеже изображена блок-схема устройства.

Устройство содержит блок 1 пам ти констант, блок 2 пам ти команд, регистр 3 аргумента, умножитель 4, триггер 5, счетчик 6 адреса констант генератор 7 импульсов, сумматор 8, коммутатор 9, элемент И 10, элемент 11 задержки, счетчик 12 адреса команд .

Работа предлагаемого устройства основана на использовании алгоритма приближенного вычислени функции е путем разложени в р д в диапазоне / XI -i 1. Разложение реализуетс по схеме Горнера.

Аргумент функции х в устройстве представлен в дополнительном коде в виде

О, х при ,

1.х„,, при x-iO,

где X ли X о; , если X : О,

, если х iOj откуда , если .

Устройство работает следующим образом .

В исходном положении на вход регистра 3 аргумента подано значение аргумента,в блоке 1 пам ти констант размещены соответствующим образом коэффициенты разложени , в блоке 2 пм ти команд записаны соответствующие микрокоманды, триггер 5 находитс в нулевом состо нии. Управл ющий сиг- нал пуска устройства переводит триггер 5 в единичное состо ние, сигнал с выхода которого разрешает прохождение серии сигналов с генератора 7 импульсов через элемент И 10. Кроме того , по сигналу пуска устройства на счетчик 12 адреса команд заноситс начальный адрес микропрограммы работы устройства.

По сигналу с выхода элемента И 10 на соответствующих выходах блока 2 формируютс сигналы управлени работ устройства. Последовательность сигналов в одном цикле следующа .

,

Q

s

0 5

0

,п с

5

0

Первым формируетс сигнал на выходе признака начальной установки, затем признака суммировани ,далее признака выбора нового коэффициента и М раз на выходе признака умножени , где М - разр дность. Указанных циклов формируетс К - по количеству членов разложени . Кроме того, при отрицательном аргументе дополнительно в последнем цикле одновременно с сигналом признака выбора нового коэффициента формируетс признак канала коммутации. После выдачи последнего признака суммировани формируетс сигнал признака окончани .

Работа устройства дл положительного аргумента функции происходит следующим образом.

По сигналу с выхода признака суммировани блока 2 пам ти команд производитс считывание соответствующих констант из блока 1 констант и сложение их на сумматоре 8 с результатом умножител 4. По сигналу с выхода при:знака нового коэффициента на счетчике 6 адреса констант формируетс новый адрес блока 1 пам ти констант . По сигналам с выхода признака умножени блока 2 пам ти команд на тактовом входе умножител формируетс сери из тактовых сигналов, под действием которых в умножителе 4 формируетс произведение содержимого сумматора 8 с аргументом, если на выходе признака канала коммутации блока 2 пам ти команд сигнал отсутствует, или с константой в противном случае.

По сигналу с выхода признака окончани блока 2 пам ти команд триггер 5 устанавливаетс в исходное состо ние и вырабатываетс сигнал конца работы устройства.

Claims

Формула изоб ретени

Устройство вычислени функции у е, содержащее триггер, генератор импульсов, блок пам ти соманд, счетчик адреса ко йстант, блока пам ти констант, регистр аргумента и умножитель , причем выход счетчика адреса констант соединен с адресным входом блока пам ти констант, отличающеес тем, что, с целью расширени области применени за счет увеличени диапазона изменени аргумента, в него введены элемент Н элемент задержки,счетчик адреса ко