SU1439626A2 - Селектор минимального сигнала - Google Patents

Abstract

Изобретение относитс  к вычислительной технике. Цель изобретени  - расширение функциональных возможностей селектора за счет упор дочени  входных сигналов по величине. Селектор минимального сигнала содержит преобразователи 1,-1п входного напр 

Description

(Л

жени  в ток, дифференциальные опт- роны 2,-2, повторитель 3, токозада- ющин резистор 4, источник 5 посто нного напр жени ,- светодиод 6, фотодиоды 7-9, дополнительные токозада- клцие резисторы 10,-10„, блок компараторов 11, элемент И-НЕ 12, блоки определени  номера сигнала, каждьп из которых содержит первый

элемент И 14, дифференцирующий элемент 15, триггер 16, первый элемент ИЛИ 17, второй элемент И 18, второй элемент ИЛИ 19, счетчик 20. За счет последовательного отключени  каналов с меньшим по величине входным сигналом определ ютс  номера каналов по пор дку убывани  величин входных сигналов.1 ил.

1

Изобретение относитс  к вычислительной технике и  вл етс  усовершенствованием устройства того же назначени  по авт. св. № 1401491.

Цель изобретени  - расширение функциональных возможностей за счет упор дочени  входных сигналов по величине.

На чертеже представлена схема селектора минимального сигнала.

, Устройство содержит преобразователи входного напр жени  в ток, дифференциальные оптроны , повторитель 3, токозадающий резистор 4, источник 5 посто нного напр жени . Дифференциальные оптроны содержат светодиод 6, первый 7, второй 8 и третий 9 фотодиоды. Далее селектор Ьодержит дополнительные токозадающие резисторы 10,-10п, блок 11 компараторов , элемент И-НЕ 12, блоки 13,-12 определени  номера сигнала, каждый из которых содержит первый элемент И 14, дифференцирующий элемент 15, триггер 16, первьш элемент I-fflH 17, второй элемент И 18, второй элемент ИЛИ 19, счетчик 20.

Селектор работает следующим об- разом.

В исходном состо нии нулевые потенциалы пр мых выходов триггеров 16 поступают на соответствующие входы элемента И-НЕ 12, с выхода которого сигнал единичного потенциала поступает на первые входы элементов И 14, счетчики 20 обнулены.

Входные сигна,11ы U,-U,-, поступают на основные входы соответствующих преобразователей 1,-1, которые формируют токи в цеп х светодиодов 6 оптронов 2 ,-2и.

5 0

5

0

5

0

Светодиоды 6 оптронов излучают световые потоки, мощность которых пропорциональна соответствующим входным сигналам.

Так как вторые фотодиоды 8 оптро- -нов , соединены последовательно и согласно и на них подаетс  обратное смещение источника 5, то воздействие световых потоков на эти фотодиоды 8 приведет к формированию на входе повторител  3 фототока, величина которого линейно зависит от минимального из входных сигналов. На выходе повторител  3 формируетс  сигнал и , пропорциональный минимальному входному сигналу. Так как на третьи фотодиоды 9 всех оптронов подаетс  обратное смещение источника 5, то воздействие световых потоков на эти фотодиоды 9 приведет к формированию на соответствующих входах блока 11 компараторов фототоков, величины которых пропорциональны соответствующим входным сигналам и,-и„.

Блок 11 компараторов состоит из п компараторов, на первые входы которых поступают сигналы, пропорциональные входным, а на вторые входы компараторов поступает минимальный сигнал с выхода повторител  3. Поэтому единичный сигнал по витс  только на том выходе блока, номер которого соответствует минимальному сигналу.

Пусть на основной вход преобразовател  1, подан минимальный сигнал. На первом выходе блока 11 компараторов по витс  сигнал Ug,.

В блоке 13 с выхода элемента И 14 данный сигнал поступит на вход дифференцирующего элемента 15 и на единичньй вход триггера 16, на вы- ,

ходе дифф ::ренцнруюп1,его элемента 15 сформируетс  сигнал, который через первый элемент ШШ 17 запишетс  в счетчик 20 как 1. Одновременно выходной сигнал дифференцирующего элемента 15 поступит на первые входы вторых элементов ШШ 19 блоков 3,,- 13„, с выходов данных вторых элементов ИЛИ 19 сигналы поступ т на вторые входы элементов И 18 блоков Пг- 13 и поскольку триггеры 16 блоков 13;,-13„ наход тс  в нулевом состо нии то выходные сигналы элементов И 18 блоков будут равны нулю

В блоке 13 единичный сигнал с выхода триггера 16 поступит на первый вход элемента И-НЕ 12 и на первый вход элемента И 18 блока 13 , а также поступит на дополнительный вход преобразовател  1 и сложитс  с сигналом и .

В результате сигнал U станет максимальным из всех сигналов, поданных на вход, а минимальным станет один из сигналов Uj-U.

Пусть минимальным входным сигналом стал сигнал U, тогда на втором выходе блока компараторов 11 по витс  сигнал Ug,, , который в блоке 13 через элемент И 14 поступит на вход дифференцирующего элемента 15 и на единичный вход триггера 16; на выходе дифференцирующего элемента 15 сформируетс  сигнал, который через первый элемент ИЛИ 17 запишетс  в счетчик 20 как 1. Одновременно выходной сигнал дифференцирующего элемента 15 поступит на первые входы вторых элементов ИЛИ 19 блоков 13,, 13j-13f,, с выходов которых сигналы поступ т на вторые входы элементов И 18 блоков 13, 13з -13г, . Триггеры 16 блоков 13j-13f, наход тс  в нулевом состо нии, поэтому выходные сигналы элементов И 18 блоков 13з-13, будут равны 0.

В блоке 13 триггер 16 находитс  в единичном состо нии, поэтому сигна с выхода элемента И 18 данного блока через первый элемент ИЛИ 17 поступит на вход счетчика 20, в который запишетс  число 2.

Одновременно в блоке 13 единич- ньй сигнал с выхода триггера 16 поступит на первый вход элемента И 18, а также на второй вход элемента И- НЕ 12 и на дополнительный вход преобразовател  U. Далее минимальным

0

входным сигналом станет один из сигналов Uj -и„.

Пусть входным минимальным сигналом станет сигнал U.

В счетчик 20 блока 13з запишетс 

It 4 II

Г

запишет0

, в счетчик 20 блока 13, с  3, а в счетчик 20 блока 13g - 2. Подобным образом схема работает до по влени  последнего минимального входного сигнала.

Пусть последним минимальным входным сигналом стал сигнал и„.

Тогда на п-м выходе блока 11 ком5 параторов по витс  сигнал Ug,,,, , в счетчик 20 блока 13, запишетс  1, а в счетчик блоков , запишутс  числа на единицу больше ранее записанных чисел.

0 Одновременно в блоке 13„ выходной сигнал с выхода элемента И 14 переведет триггер 16 в единичное состо ние, потенциал на единичном выходе которогр поступит на первый вход элемента И 18,

5 а также на п-й вход элемента И-НЕ 12 и на дополнительный вход преобразовател  1 .

Поскольку на все входы элемента И-НЕ 12 поданы единичные потенциалы,

0 на его выходе сформируетс  нулевой сигнал, который запретит дальнейшее прохождение сигналов через элементы И 14.

Таким образом, каждому входному

g сигналу будет присвоен номер, записанный в счетчике 20 соответствующего блока определени  номера сигнала. Преобразователи 1 ,-1„ выполнены на основе операционных усилителей, обеспечивающих суммирование двух сигналов .

Claims (1)

1. Формула изобретени 

   Селектор минимального сигнала по авт. св. № 1401491, отличающийс  тем, что, с целью расширени  функциональных возможностей за счет упор дочени  входньрс сигналов по величине, селектор содержит элемент И-НЕ и п блоков определени  номера сигнала по числу исследуемых входных сигналов, а каждый блок определени  номера сигнала содержит триггер, дифференцирующий элемент, первый и второй элементы ИЛИ, два элемента И и счетчик, при этом i-й выход блока компараторов соединен с первым входом первого элемента И

   i-го блока определени  номера сигна- ла, i 1,п, выход первого элемента И в каждом блоке определени  номера сигнала соединен с единичным входом триггера и через дифференцирующий элемент с первым входом первого элемента ИЛИ, выход которого соединен с входом счетчика, выход триггеполнительным входом преобразовател  входного напр жени  в ток соответствующего канала и с соответствующим входом элемента И-НЕ,. выход которого

   О

   соединен с вторыми входами первых элементов И всех блоков определени  номера сигнала, выход дифференцирующего элемента каждого блока опреде- ра и выход второго элемента ИЛИ через ю лени  номера сигнала соединен с соот- второй элемент И соединены с вторым ветствующими входами вторых элемен- входом первого элемента ИЛИ, выход тов ИЛИ остальных блоков определени  триггера соединен, кроме того, с до- номера сигнала.

   полнительным входом преобразовател  входного напр жени  в ток соответствующего канала и с соответствующим входом элемента И-НЕ,. выход которого