SU1439585A1 - Device for computing modulus of complex number - Google Patents
Device for computing modulus of complex number Download PDFInfo
- Publication number
- SU1439585A1 SU1439585A1 SU874252444A SU4252444A SU1439585A1 SU 1439585 A1 SU1439585 A1 SU 1439585A1 SU 874252444 A SU874252444 A SU 874252444A SU 4252444 A SU4252444 A SU 4252444A SU 1439585 A1 SU1439585 A1 SU 1439585A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- log
- output
- outputs
- inputs
- switch
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/552—Indexing scheme relating to groups G06F7/552 - G06F7/5525
- G06F2207/5525—Pythagorean sum, i.e. the square root of a sum of squares
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
Изобретение откоситс к области вычислительной техники и может быть использовано в системах цифровой обработки радиолокационной информадии. Целью изобретени вл етс повышение точности вычислега ЕЯ, Устройство содержит первьй 1 и второй 2 узлы определени абсолютной величины, первьй 3 и второй 4 логарифмические преобразователи , вычитатель 5, коммутатор 6, блок 7 лам ти коэффидиентов, умножитель 8 о 1 ил оThe invention is related to the field of computer technology and can be used in digital radar information processing systems. The aim of the invention is to improve the accuracy of computing the EL, the device contains the first 1 and second 2 nodes determining the absolute value, the first 3 and second 4 logarithmic converters, subtractor 5, switch 6, block 7 of the lag coefficients, multiplier 8 o 1 or o
Description
8ы)(оЗ8s) (OZ
СО СО СДWITH CO SD
00 ел00 ate
Изобретение относитс к вычисли- тельной технике и может быть использовано в системах цифровой обработки радиолокационной информацииThe invention relates to computing technology and can be used in systems for digital processing of radar information.
Целью изобретени вл етс повышение точности вычисленийоThe aim of the invention is to improve the accuracy of calculations
На чертеже представлена функцио- нальна схема устройстваоThe drawing shows the functional scheme of the device
Устройство содержит первьй t и вт рой 2 узлы определени абсолютной величины, первьй 3 и второй 4 .логарифмические преобразователи, вычитатель 5, коммутатор 6, блок 7 пам ти коэффициентов, умножитель 8оThe device contains the first t and second 2 nodes for determining the absolute value, the first 3 and the second 4 log converters, the subtractor 5, the switch 6, the coefficient memory block 7, the multiplier 8o
Устройства функционирует следу- нщим образомоThe devices function as follows.
Работа устройства основана на использовании следующего алгоритмаSThe device is based on the following algorithm.
Z МАХZ MAX
Г|А-|, /В/G | A- | / B /
1one
cos С|cos C |
где Z. - модуль комплексного числа; ср - аргумент комплексногоwhere Z. is the modulus of a complex number; wed - complex argument
числа; А,В - основательна , и мнима numbers; A, B - thorough, and imaginary
части комплексного числаparts of a complex number
На выходах первого 1 и второго 2 узлов определени абсолютной величи- ны формируютс числа /А/ и /В/оAt the outputs of the first 1 and second 2 nodes of the absolute value determination, the numbers / А / and / В / о are formed.
На выходах первого 3 и второго 4 логарифмических преобразователей формируютс числа logg /А/, logj /В/оAt the outputs of the first 3 and second 4 logarithmic converters, the numbers logg / А /, logj / V / o are formed.
На выходе вычитател 5 формируетс числоAt the output of the subtractor 5, a number is formed
« log,, |А| - logg /В/о Перенос вычитател равен Р О, "Log ,, | A | - logg / V / o The transfer of the subtractor is equal to Р О,
если logj,if logj,
;ВСЛИ lOgg; IF lOgg
/А/ log /Bi и Р 1, /А| - log /В/,/ A / log / Bi and P 1, / A | - log / B /,
Устройство дл вычислени модул комплексного числа, содержащее два узла определени абсолютной величиныAn apparatus for calculating a modulus of a complex number comprising two units for determining an absolute value
25 вычнтатель и коммутатор, причем входы первого и второго аргументов устройства , соединены с входами операндов соответственно первого и второго узлов определени абсолютной велшда30 м, выходы которых соединены соответ- ственно с первым и вторым информационными входами коммутатора, о т- личающеес тем, что, с целью повышени точности вычислени , в него дополнительно введены первьй и второй логарифмические преобразователи , блок пам ти коэффициентов и умножитель, причем выходы первого и второго узлов определени абсолютной величины соединены с входами аргумента соответственно первого и второго логарифмических преобразователей , выходы которых соединены с входами соответственно уменьшаемого и25, the finder and the switch, the inputs of the first and second arguments of the device, are connected to the inputs of the operands of the first and second nodes of the absolute Weschd30 m, respectively, the outputs of which are connected respectively to the first and second information inputs of the switch, due to In order to increase the accuracy of the calculation, the first and second logarithmic converters, the memory of the coefficients and the multiplier are additionally introduced, the outputs of the first and second nodes determining the absolute value of connected to the inputs of the argument, respectively, of the first and second logarithmic converters, the outputs of which are connected to the inputs, respectively, decremented and
3535
4040
Значение log Д в дополнительном коде поступает на адресньй вход блока 7 пам ти коэффициентов.The value of log D in the additional code arrives at the address input of the coefficient memory block 7.
В случае log Л& О и соответствен-45 вычитаемого вычитател , информационные выходы и .выход переноса которого соединены с адресными входами блока водитс пропуск значени /А/ на выход коммутатора. По значению F ОIn the case of log L & O and the corresponding 45 deductible subtractor, the information outputs and transfer output of which are connected to the address inputs of the unit, the value A / A is passed to the output of the switch. According to the value of F About
но /А/& /В/ по значению Р О на управл ющем входе коммутатора б произпам ти коэффициентов, выход которого соединен с входом первого сомножите but / A / & / B / according to the value of Р О on the control input of the switch, the coefficient of output, the output of which is connected to the input of the first multiply
j |5j | 5
43958524395852
В случае, когда log f А f - iO, соответственно /А| /В/по значению переноса коммутатор 6 пропускает код fB.f, соответственно с выхода блока 7 пам ти коэффициентов считьша- етс значение КгIn the case when log f А f - iO, respectively / А | / V / according to the transfer value, the switch 6 passes the code fB.f, respectively, from the output of the coefficient memory block 7, the value Kg is considered
1 К 1 TO
coscos
arctgarctg
г/А/- eog-i /В/g / A / - eog-i / B /
Таким образом, на выходе коммутатора 6 формируетс код мах Г/А/, /В/, а на выходе блока 7 пам ти коэффици ентов формируетс код значени Ко В умножителе 8 производитс операци умножени и на его выходе значение модул комплексного числаоThus, at the output of the switch 6, a code max H / A /, / B / is formed, and at the output of the coefficient memory 7, the code of the value K o is generated in the multiplier 8, a multiplication is performed and at its output the value of the complex number module
Ф-ормула изобретени Invention formula
Устройство дл вычислени модул комплексного числа, содержащее два узла определени абсолютной величины,A device for calculating a modulus of a complex number, comprising two nodes for determining an absolute value,
вычнтатель и коммутатор, причем входы первого и второго аргументов устройства , соединены с входами операндов соответственно первого и второго узлов определени абсолютной велшда м , выходы которых соединены соответ- ственно с первым и вторым информационными входами коммутатора, о т- личающеес тем, что, с целью повышени точности вычислени , в него дополнительно введены первьй и второй логарифмические преобразователи , блок пам ти коэффициентов и умножитель, причем выходы первого и второго узлов определени абсолютной величины соединены с входами аргумента соответственно первого и второго логарифмических преобразователей , выходы которых соединены с входами соответственно уменьшаемого иthe finder and the switch, the inputs of the first and second arguments of the device, are connected to the inputs of the operands of the first and second nodes of the absolute Weshd m, respectively, the outputs of which are connected respectively to the first and second information inputs of the switch, due to the fact that increase the accuracy of the calculation; the first and second logarithmic converters, the memory of the coefficients and the multiplier are additionally introduced into it, with the outputs of the first and second nodes determining the absolute magnitude of the connection Nena input argument with the first and second logarithmic converters, the outputs of which are connected to the minuend inputs respectively and
вычитаемого вычитател , информационные выходы и .выход переноса которого соединены с адресными входами блока deductible subtractor, informational outputs and transfer output of which are connected to the address inputs of the block
пам ти коэффициентов, выход которого соединен с входом первого сомножитеmemory coefficients, the output of which is connected to the input of the first multiply
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874252444A SU1439585A1 (en) | 1987-05-28 | 1987-05-28 | Device for computing modulus of complex number |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU874252444A SU1439585A1 (en) | 1987-05-28 | 1987-05-28 | Device for computing modulus of complex number |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1439585A1 true SU1439585A1 (en) | 1988-11-23 |
Family
ID=21307158
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU874252444A SU1439585A1 (en) | 1987-05-28 | 1987-05-28 | Device for computing modulus of complex number |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1439585A1 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2618188C1 (en) * | 2016-02-25 | 2017-05-02 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") | Device for calculating complex number module |
-
1987
- 1987-05-28 SU SU874252444A patent/SU1439585A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР № 1166102, кло С- Об F 7/552, 1984о Авторское свидетельство СССР № 1159014, 1Шс, G 06 F 7/552, 1983„ * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2618188C1 (en) * | 2016-02-25 | 2017-05-02 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") | Device for calculating complex number module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4727508A (en) | Circuit for adding and/or subtracting numbers in logarithmic representation | |
EP0849664B1 (en) | Apparatus for computing transcendental functions quickly | |
US5515520A (en) | Data processing system for single-precision and double-precision data | |
KR880006617A (en) | Right angle conversion handler | |
EP0530372B1 (en) | Numerical expression converter and vector processor using the same | |
KR890002756A (en) | Data processing accelerator | |
SU1439585A1 (en) | Device for computing modulus of complex number | |
US4660143A (en) | Programmable realtime interface between a Block Floating Point processor and memory | |
EP0849662A2 (en) | Arithmetic operation and rounding system | |
SU1363192A1 (en) | Adding-subtracting device | |
SU1386997A1 (en) | Device for modulo-checking of multiplication of complex numbers | |
SU1348981A1 (en) | Digital filter | |
US6785343B1 (en) | Rectangular-to-polar conversion angle quantizer | |
JPS6156821B2 (en) | ||
RU2020757C1 (en) | Device for calculating absolute values of square remainders | |
SU591860A1 (en) | Device for computing vector coordinate values | |
JP3300214B2 (en) | Compound arithmetic unit | |
SU1136153A1 (en) | Device for calculating value of function x = square root of sum of two squared numbers | |
SU662942A1 (en) | Arithmetic device with conditional sums and self-checking | |
SU1589270A1 (en) | Device for summation of two numbers with floating point | |
SU1483450A1 (en) | Modulo adder-subtractor | |
SU1575175A1 (en) | Conveyer multiplier | |
GB2296803A (en) | Apparatus for arithmetically operating floating-points | |
JP2605792B2 (en) | Arithmetic processing unit | |
SU478296A1 (en) | Control processor |