SU1432758A1 - Устройство дл контрол последовательности чередовани импульсных сигналов - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  импульсных последовательностей в автоматизированных системах управлени . Цель изобретени  - расширение области применени  устройства за счет контрол  последовательности импульсных сигналов с произвольной, измен емой очередностью поступлени ,- достигаетс  введением элемента 5 задержки, регистра 9 и блока пам ти 7. Предварительное программирование блока пам ти 7 обеспечивает задание требуемой очередности чередовани  контролируемых импульсных сигналов. Устройство содержит входы 1.1...l.k, мультиплексор 2, элемент ИЛИ 3, счетчик 4 импульсов , элемент НЕ 6, элемент И 8, выход 10, 1 ил.§

Description

1.1

1.Н

г

CS

I.C

ю

с1

00

сг

10

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  контрол  импульсных последовательностей в автоматизированных системах управлени .

Цель изобретени  - распшрение области применени  устройства за счет контрол  последовательности импульсных сигналов с произвольной, измен е - мой очередностью поступлени .

Поставленна  цель достигаетс  за счет введени  элемента задержки, блока пам ти и регистра, что обеспечивает возможность задани  требуемой очередности чередовани  контролируемых импульсных сигналов путем предварительного пpoгpaм fflpoвaни  блока пам ти .

На чертеже приведена структурна  схема устройства дл  контрол  последовательности чередовани  импульсных сигналов о

Устройство содержит k входов 1,1- 1,-k, мультиплексор 2, элемент ИЛИ 3, счетчик 4 импульсов, элемент 5 задержки , элемент НЕ 6, блок 7 пам ти, элемент И 8, регистр 9, выход 10. Входы l,l-l,k устройства подключены к информационным входам мультиплексора 2 и входам элемента ИЛИ 3, выход которого подключен к первому входу элемента И 8, выход которого  вл етс  выходом 10 устройства. Выход мультиплексора 2 подключен к входу счетчика 4 и регистра 9, а также через элемент НЕ 6 - к второму входу элемента И 8 и через элемент 5 задержки - к входу Чтение блока 7 пам ти. Адресные входы блока 7 пам ти подключены к соответствующим рыходам счетчика 4, а информационные выходы - к информационным входам регистра 9, выходы которого подключены к соответствующим управл ющим входам мультиплексора 2,

Счетчик 4 срабатывает по фронту импульса и осуществл ет счет импульсов с выхода мультиплексора 2, Эле- мент 5 задержки осуществл ет задержку импульса чтени  информации из блока 7 пам ти и предназначен дл  обеспечени  устойчивого чтени  информации после установки адреса на адресных входах блока 7 пам ти. Последний предназначен дл  хранени  кодов, опре дел ющих номера контролируемых входных сигналов и может быть выполнен на основе любого вида запоминающих; устройств (ОЗУ, ПЗУ, 1ШЗУ и т.п.).

0

5

0

5

0

5

0

5

0

5

Регистр 9 предназначен дл  хранени  кода, поступающего с выхода блока 7 пам ти. Запись кода в регистр 9 осуществл етс  по спаду импульса с выхода мультиплексора 2.

Устройство работает следующим образом .

Перед началом работы счетчик 4 и регистр 9 устанавливаютс  в нулевое состо ние любым известнь1м способом (цепи сброса не показаны). Выход :. регистра 9, соединенные с управл ющей группой входов мультиплексора 2, задают номер опрашиваемого входа 1 е 1 - устройства. При установке регистра 9 в нулевое состо ние к выходу мультиплексора 2 подключаетс  первый К1 вход устройства. Сигнал, поступивший на первый вход мультиплексора 2, . проходит на его вькод и вход счетчика 4, который срабатывает по фронту сигнала и переводд тс  в следующее состо ние . Сигнал, поступивший на первьш вход устройства, кроме этого проходит через элемент ИЛИ 3 на первый вход элемента ИВ, который заблокирован на врем  действи  контролируемого сигнала низким уровнем сигнала с выхода : элемента.НЕ 6,, При этом сигнал на выходе элемента И 8, т.е. на выходе 10 устройства, отсутствует. По сигналу, задержанному элементом 5 задержки, из блока 7 пам ти считываетс  код, хран щийс  .в  чейке пам ти, адрес которой определ етс  кодом счетчика 4, По спаду входного импульса код с выходов блока 7 пам ти записываетс  в регистр 9. Код с выходов регистра 9 поступает на управл ющие входы мультиплексора 2 и тем самым к выходу мультиплексора 2 подключаетс  вход устройства , номер которого определ етс  кодом на управл ющих входах мультиплексора 2.

При правильном чередовании вход- ньк импульсов по спаду импульса, поступающего на открытый вход мультиплексора 2, в регистр 9 записываетс  код, содержащийс  во второй  чейке блока 7 пам ти. По этому коду открываетс  соответствующий вход мультиплексора 2. При этом элемент И 8 также заблокирован низким уровнем на втором его входе и на выходе 10 устройства сигнал отсутствует. По спаду следующего контролируемого импульса , который должен поступить на открытый вход мультиплексора 2, в

гистр 9 записываетс  из блока 7 пам т тн.очередной кпд. Така  работа продолжаетс  до полного заполнени  счетчика . 4. Таким образрм, очередность контрол  входных сигналов определ етс  кодом , хран щимс  в блоке 7 пам ти, причем число контролируемых в одном цикле сигналов определ етс  количеством разр дов счетчика и, соответственно, емкостью блока пам ти.

По последнему в цикле контролируемому сигналу счетчик 4 устанавливаетс  в нулевое состо ние и по спаду входного сигнала в регистр 9 записы- ваетс  код, хран щийс  в нулевой  чейке блока 7 пам ти, тем самым устрой- ство подготавливаетс  к новому lyiKny контрол  очередности поступлени  импульсных сигналов,

При нарушении пор дка чередовани  сигналов на входных шинах l.l-l,k, например, в регистре 9 записан код, открьшающий мультиплексор 2 по третьему входу, а в это врем  приходит сиг- нал на второй вход устройства. При этом на выход мультиплексора 2 сигнал второго входа не проходит. При отсутствии сигнала на выходе мультиплексора 2 открываетс  по первому входу элемент И 8 и сигнал с второго входа устройства через элемент ИЛИ 3 проходит через элемент И 8 на выход 10, Наличие сигнала на этом выходе свидетельствует о нарушении пор дка чередовани  входных импульсов.

При поступлении на любой из входов устройства двух импульсов вместо одного , устройство формирует на выходе 10 сигнал нарушени  пор дка чередовани  следующим образом.

По фронту входного импульса счетчик 4 устанавливаетс  в следующее состо ние , при этом из блока 7 пам ти считываетс  код следующего приход щего

сигнала, С){ги;и;, постуг нлши v-;4i4HO на тот же вход устройства, не поступает на выход мультиплскгора 2 и не :in- крывает по первому входу элемент И 8 но проходит через элемент ШШ 3 на второй вход элемента И 8. Так как элемент И 8 оказываетс  открытым по двум входам, то на его выходе и выходе 10 устройства по вл етс  сигнал нарушени  пор дка чередовани .

Claims (1)

1. Формула изобретени 

   Устройство дл  контрол  поелсдова- тель ости чередовани  импульсных сигналов , содержащее элемент ШШ,элемент И, элемент НЕ, счетчик импульсов, мультиплексор, информационные входы которого  вл ютс  соответствующими входами устройства и соедине ы с .,.дами элемента ИЛИ, выход которог-о соединен с первым входом элеменч-а И, выход которого  вл етс  выходом уст ройства, выход мультиплексора соединен с входом счетчика и входом элемента НЕ, выход которого соединен с вторым входом элемента И, о т л и - чающеес  тем, что, с целью расширени  области применени  за счет контрол  последовательности им:- пульсных сигналов с произвольной, из мен емой очередностью поступлени , в него введены элемент задержки, регистр и блок пам ти, выходы которого соединены с соответствующими информационными входами регистра, выходы которого србдинены с соответствующими управл ющими входами мультиплексора , выход котрого соединен с упр&вл ю щим входом регистра и входом элемента задержки, выход которого соединен с входом чтени  блока пам ти, адресные входы которого соединены с соответствующими выходами счетчика.