SU1432609A1 - Регистр сдвига дл буферного запоминающего устройства - Google Patents

Description

ней с вторым коллектором первого п-р-п-транзистора первого разр да, базой трехколлекторного транзистора второго ключевого элемента и выходом первого согласующего элемента, первый и второй коллекторы второго п-р- п-транзистора триггера последнего разр да подключены соответственно к выходу и входу третьего и четвертого согласующих элементов.

1

Изобретение откоситс  к вычисли - тельной технике, в частности к запоминающим устройствам (3y)j и может быть составной частью БИС буферного .ЗУ регистрового типа на совмещенных П р-п-р-транзисторных структурах (на инжекционных схемах).

Цель изобретени  - упрощение регистра сдвига.

На фиг, 1 приведена электрическа  схема регистра; на фиг. 2 - электрическа  схема усилительного элемента; на фиг. 3 - временные диагоаммъь

В ка адом i-м разр де регистра (фиг.1) первый 1 и второй 2 двухкол- лекторные п-р-п-тракзисторы охваченные перекрестной св зью по первым коллекторам, и нагрузочный двухкол- лекторный р-п-р-транзистор 3 составл ют i-й триггер,

База второго ключевого трехкол лакторного п-р-п-транзистора 4 данного разр да соединена с коллектором первого одноколлекторного транзистора 5 -и с вторьп и коллекторами транзистора 1 данного разр да и транзистора 2 предьщущего разр да. Эмиттеры транзисторов и 4 и баз транзисторов 3 и 5 соединены с шиной 6 нулевого потенциала.

Коллекторы трехколлекторного транзистора 4 в каждом i-M разр де соединены с первым коллектором транзистора 1 триггера i-ro разр да, входом i-ro усилительного элемента 7 и первым коллектором транзистора 2 триггера (i-l)-ro разр да.

Эмиттеры транзисторов 3 подключены к шине 8 посто нного питани . Эмитеры транзисторов 5 в нечетных разр  дах регистра соединены с первой шино 9 импульсного питани  Ф, а в четных разр дах - с второй  мной 10 импульс jHoro питани  Ф,,

На левом конце регистра имеетс  вход 11 Запись, подключенный через первый согласую1ций элемент 12 (бу- . фер) к базе транзистора 4, и выход 13 (дл  наращивани  емкости буферного ЗУ), подключенный через второй согласующий элемент 14 к коллектору- транзистора 4. На правом конце ре0 гистра имеетс  вход 15 Считьшание, подключенный чераз третий согласуюг щий элемент 16 к первому коллектору транзистора 2 1-го разр да и выход 17 Готовность,, подключенный через

f} четвертый согласующий элемент 18 к второму коллектору транзистора 2.

Усилительный элемент 7 (фуг.2) состоит из п-р-п-транзистора 19 и нагрузочного р-п-р-транзистора 20,

0 эмиттер которого -подключен к шлне 8 посто нного инжекционного питани . База п-р-п-транзистора 19  вл етс  входом усилительного элемента, а его коллектор соединен с базой п-р-п5 транзистора 21 к резистором 22, подключенным к шине 23 питающего напр жени . Между базой и эмиттером транзистора 21 включен диод 24. Коллектор транзистора 21 подключен к шине

0 23, а его эмиттер  вл етс  соответствующим выходом регистра.

На диаграммах обозначены импульсы напр жени  а,Ь - фаз Ф и Ф, соот- , ветственно; с базы транзистора 4

разр да; d - базы транзистора 1 (i-1)-ro разр да и совпадающего с ним по форме (дл  рассматриваемого режима работы) напр жени  базы транзистора 2 1-го разр да; е - базы транзистора 2 (i-l)-ro разр да и аналогично базы транзистора 1 i-ro разр да; f - базы транзистора 4 (i-1)- го разр да; g.h - соответственно на i-M и (i+1)-M выходах регистра.

Регистр работает следующим образом .

По пгане 8 через нагрузочные транзисторы 3 осуществл етс  инжекционно питание посто нным током транзисторов 1 и 2, а по шинам 9 и 10 регистр посто нно возбуждаетс  двухфазными неперекрывающимис  импульсами (.или фазами) Ф, , Ф (фиг.2), диаграммы а, Ь). В каждом i-м разр де значени  посто нного 1„ и импульсного 1„ питающих инжекционных токов св заны соотношением

К , IH 6 -- -I-,.

где К - коэффициент передачи тока по второму коллектору транзистора 1 (или 2). Приведенное соотношение означает, что инжектируемый зар д отводитс  из базы транзистора 4 на шину нулевого потенциала через транзистор 2 (i-1)-ro или транзистор 1 i-ro разр да , если один из них открыт. В состо нии 1 триггер находитс , когда транзистор 1 в нем открыт, а транзистор 2 закрыт.

Регистр функционирует по следующему принципу: если при записи (считывании ) по импульсу Ф| (1-1)-й триггер переключилс  в 1 (О), а i-й (1-1)-й установлен в О (1) то по следующему импульсу Ф. на i-м выходе регистра формируетс  импульс, переключа  в 1 i-й триггер и в О (i-1)-й.

В режиме хранени  при частично заполненном буферном ЗУ соответствующие разр ды в правой части регистра установлены в 1, а разр ды левой его части в О. Все транзисторы 4 регистра закрыты, поскольку инжектируемый в их базы по импульсам Ф, и

Ф зар д не накапливаетс , а отводит с  через один из двух (который открыт ) п-р-п-транзистор. Из базы транзистора 4 1-го разр да инжектируемый зар д отводитс  через элемент 12.

При записи нового слова в буферное ЗУ инжектируемый по импульсу Ф, зар д базы транзистора 4 1-го разр да не отводитс , а накапливаетс  в нем, вследствие чего транзистор открываетс , 1-й триггер переключаетс  в 1 ,

.

на 1-м выходе регистра действует импульс, по которому входное слово записываетс  в первую числовую линейку

с 10 15

20

30

35

40

45

50

(ЧЛ) накопител  буферного ЗУ. Затем по импульсу Ф инжектируемый зар д накапливаетс  в базе транзистора 4 2-го разр да, транзистор открываетс , переключа  в 1 2-й триггер и возвраща  в О 1-й, импульс действует на 2-м выходе регистра и т.д. Таким

н 1

кообразом при записи с левого конца регистра заноситс  маркерна  тора  сдвигаетс  по регистру, и, соответственно , по его выходам пробегает слева направо импульс, продвигающий занесенное слово по ЧЛ накопител .

Рассмотрим динамику формировани  импульсов. Предположим, что маркерна  1, сдвига сь по регистру, занеслась в (i-1)-й триггер, а i-й триггер

О. После этого по имустановлен в а

пульсу Ф„ база транзистора 4 в i-м

разр де зар жаетс  (фиг.2, диаграмма с), и при достижении порога (примерно 0,7В) транзистор открываетс 

25 и отводит зар д базы транзистора 1 (i-l)-ro триггера и транзистора 2 i-ro триггера (фиг.2, диаграмма d), вследствие чего они закрываютс . Разр д баз этих транзисторов харак- геризуетс  посто нной времени € Ге с g, где с с- емкость базы, а Гг- - распределенное сопротивление базы транзистора 1 (или 2). Затем начинаетс  более медленное наложение зар да в базах транзистора 2(i-1)ro и транзистора 1 i-ro триггеров, характеризуемое , посто нной времени (rg- + r)«Cj, где г - сйпротивле- ние нагрузочного транзистора 3, по величине соизмеримое с rg-.

Когда потенциал баз транзистора 2 (i-1)-ro и транзистора 1 i-ro триггеров достигает порогового значени  (фиг.2, диаграмма е), транзисторы открываютс , через вторые коллекторы отвод т зар д базы транзистора 4 i-ro разр да и он закрываетс . Усилительный элемент отрабатывает импульс на третьем коллекторе транзистора 4 (который подобен импульсу на диаграмме d) и формирует положительный импульс на i-M выходе регистра (фиг.2, диаграмма g). Учитыва , чтосГ ь ср, а также то, что порог срабатывани  расположен ближе к верхнему пределу рабо чих напр жений (верхний уровень 0,7- 0,8В, нижний О,1-0,2В) в базах п-р-п- трандисторов, можно заключить, что длительность формируемого импульса

определ етс  суммарным временем зар  да без транзистора 1 (или 2) и транзистора 19 в усилительном элементе. Дальнейшее продвижение маркерной М происходит, если (1+1)й триггер в О. По Ф, происходит зар д базы транзистора 4 (if1)-го разр да (фкг,25 диаграмма f),, и аналогичньск образом формируетс  импул..с на (i-i-1

выходе регистра (.фиг „2, диаграмма h) 5 ()й триггер переключаетс  в 1 % i-й возврашаетс  s C V

На временной диаграмме показана работа регистра при двух запис х под-.| ij р д, поэтому по очередному ммп-ульеу Ф, скова происходит заркд базы трак-, эистора 4 i-ro разр да (ф г,2,, диаг--- рамма с)5 открытие его и разр д без транзистора 1 ()--ro и траизисторз. 0 2. i-ro триггеров (фнг,2;, диаграмма d)J а затем зар д без транзистора 2 ()-го и 1 ранзистора i-ro триггеров (фиг.25 диаграмма вследст- зие чего последние открываютс  на 75 i-M выходе формируетс  импульс (фкг„25 диаграмма g),

Предположим что до этого граничным был (з.- -1)-й триггеру ко ког да i-й триггер ггереключ5-шс  в 1, то -.п ужа он становитс  граничным, т.е., на- чикз  с неге J все послед тоище триггеры установлены в ;, к позтол-гу по очередному иьгаульсу Ф,, ва (iv1)M импульс не фop шpyйтc  (фпг 25 диагра№4а Ь) ,

Таким образом при записи маркерна  I продвигаетс  по регистру до .тех пор, ГЕОка не. достигнет граничного (разр да, а. длительность формируемого импульса определ етс  внутренниг-ш врем зада ощ,нми цеп ми в осковном - суг марнмм временем накоплени  зар да в базах п р-п-транзистора 1 (или 2) и транзистора 19 уси.пительного зле- , мента. В инжекционных системах это врем  можно регулировать Б широких пределах, измен   уровень тока инжек- ции, и можно подобрать такую частоту фазовык импульсов,, чтобы инпупъсы на вь ходах регистра были во времени узь отнекы, т„е. чтобы окончание пульса ка выходе совпадало с началом импульса на ()-м, Длительности -ш1гшьсов Ф( и Ф,,не  вл ютс  крктичньвШ} они могут быть укорочен- 55 ными (например 5 как покд.зано пункти™ ром на диаграмГ ах ajb) Минимальна  длительность иг-шульса фазы определ етс  временем зар да базы транзистора 4, а затем разр да через его коллекторы баз транзисторов I и 2. после этого ток инжекции по данной фазе может быть прекращен, поскольку в ненагруженном тра нзисторе зар д в базе. пекоторое врем  сохран етс 

С - -изтывание произзод.ктсн по импуль- )М о с у Ф 3 а н е с е ни г м ма р к е р к о го О з i-й разр д регистра По следующему

40

импульсу Ф формирует с  импульс на J.-M его вьлходе, в О парекпючаатс  (1- |) й триггер,; в Г БОЗЕратцаетс  1--й„ и форкационкое слово из (1-1 )й ЗД занос тс  в , Затем по импульсу Ф( аналогичным rjOpasoM форг-дарует- с  импульс на (1-1)- м выходе и т.д. Маркерна  О продвигаетс  по регистру до тех nopj пока не достигнет г раничгюго разр да. Если гргк - чны м бьш i-й разр д у то он переключаетс  в О 5, после чего граничным с гановит- с  уже (1-|-1)-й За та.;сок цикл массив хранимых в ЗУ даккы,;-: сдвигаетс  на одну ЧЛ R выходу Фор№фование имггуль С-ОБ внутрекни и врем зздаювщми деп - г-5к происходит так r-ice,; как н при запи

с

3 структуре регистра заложено на ,цежное вре меккоб: разделение зкутрек-. лих сигналов,; кг удай триггер переключаетс  в О и Г по разным фазам И1.шульсь: на двух соседних выходах регистра так же фор шру;отс  по разным фазам и не перекрываютс ; вследствие этого не вознир;ает сквозных переносов и конфликтньк ситуаций при одновременном считывании к записи -  а.пнсь и считывание возможны по каждо- угу импульсу Ф, ,

Б регистре кет необходимости иметь устаковочн по цепь типа Начальный сброс, поскольку под действием фаз в правой части регистра всегда накапливаютс  1, аз левс1Й части О „ Чтобы подготовить регистр к г аботе необходимо после включени  питани  по,дать серии импульсов Считывание ,и тем самым очистить регистр.

Дд7  нараЕЩвгни  емкости буферного ЗУ вход 15 и выход 17 предыдзлдего регистра соедин готс  соответственно с выходом i 3 и входом 11 последующего

Предлагаегсый регистр упрощен,, поскольку в ка;1сдом разр де содерйшт, усилителханого элемента, всего

ij 0 5

п

5

0

импульсу Ф формирует с  импульс на J.-M его вьлходе, в О парекпючаатс  (1- |) й триггер,; в Г БОЗЕратцаетс  1--й„ и форкационкое слово из (1-1 )й ЗД занос тс  в , Затем по импульсу Ф( аналогичным rjOpasoM форг-дарует- с  импульс на (1-1)- м выходе и т.д. Маркерна  О продвигаетс  по регистру до тех nopj пока не достигнет г раничгюго разр да. Если гргк - чны м бьш i-й разр д у то он переключаетс  в О 5, после чего граничным с гановит- с  уже (1-|-1)-й За та.;сок цикл массив хранимых в ЗУ даккы,;-: сдвигаетс  на одну ЧЛ R выходу Фор№фование имггуль С-ОБ внутрекни и врем зздаювщми деп - г-5к происходит так r-ice,; как н при запи

с

3 структуре регистра заложено на ,цежное вре меккоб: разделение зкутрек-. лих сигналов,; кг удай триггер переключаетс  в О и Г по разным фазам И1.шульсь: на двух соседних выходах регистра так же фор шру;отс  по разным фазам и не перекрываютс ; вследствие этого не вознир;ает сквозных переносов и конфликтньк ситуаций при одновременном считывании к записи -  а.пнсь и считывание возможны по каждо- угу импульсу Ф, ,

Б регистре кет необходимости иметь устаковочн по цепь типа Начальный сброс, поскольку под действием фаз в правой части регистра всегда накапливаютс  1, аз левс1Й части О „ Чтобы подготовить регистр к г аботе необходимо после включени  питани  по,дать серии импульсов Считывание ,и тем самым очистить регистр.

Дд7  нараЕЩвгни  емкости буферного ЗУ вход 15 и выход 17 предыдзлдего регистра соедин готс  соответственно с выходом i 3 и входом 11 последующего

Предлагаегсый регистр упрощен,, поскольку в ка;1сдом разр де содерйшт, усилителханого элемента, всего

три п-р-п-траьзистора и совмещенные с ними нагрузочные р-п-р-транзисторы. Упрощение, достигнутое за счет совмещени  функциональных узлов регистра , обеспечиваетс  благодар  использованию особых свойств инжекционных п-р-п-р-транзисторных структур; возможности регулировани  в широких пределах задержки срабатывани  п-р-п- транзисторов (и,в частности, триггер- ных структур, не наруша  при этом их устойчивости) и удобства составлени  ло1 ического элемента простым

объединением двух выходов на один вход - базу п-р-п-транзистора.

Упрощение регистра позвол ет значительно увеличить емкость буферного ЗУ. Расчетный вариант буферного ЗУ (по стандартной технологии Изо- планар с 4-мкм-транзисторами), содержащего предлагаемый регистр и регистровый накопитель: емкость 4 кбит (организаци  512 х 8 разр дов), максимальна  частота фаз (записи- с читывани ) 8 МГц, длительность импульсов Ф , Ф. 50-60 НС.

W

f/T

иг.1

Фиг. 2

IB

Г0,

rO-JTl

Редактор В.Петраш

Составитель Л.Амусьева

Техред Л.Сердюкова Корректор В.Романенко

Заказ 5450/46

Тираж 590

ВПИИПИ Государственного комитета СССР

по делам изобретений и открытии 113035, Москва, Ж-35, Раушска  наб., д. 4/5

Подписное

Claims (1)

1. РЕГИСТР СДВИГА ДЛЯ БУФЕРНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА,содержащий в каждом разряде триггер, выполненный на первом и втором двухколлекторных п-р-п-транзисторах с перекрестными связями по первым коллекторам, нагрузочный двухколлекторный р-п-р-транзистор,база которого соединен с эмиттерами п—р-п-транзисторов триггера и шиной нулевого потенциала, первый и второй коллекторы нагрузочного двухколлекторного транзистора соединены соответственно с базой первого и второго п-р-п-транзисторов триггера, усилительный элемент, выход которого является выходом соответствующего разряда, эмиттер нагрузочного -двухколлекторного транзистора подключен к шине постоянного питания, первый и второй согласующие элементы, вход одного из которых подключен к шине Запись, а выход другого является первым выходом регистра, третий и четвертый согласующие элементы, вход одного из которых подключен к шине Считывание, а выход другого является вторым выходом регистра, шины постоянного импульсного питания, отличающййся тем, что, с целью упрощения регистра сдвига, каждый разряд его содержит первый ключевой элемент на р-п-ртранзисторе и второй ключевой элемент на трехколлекторном п-р-п-транзисторе, причем в каждом разряде кроме первого, база трехколлекторного п-р-птранзистора второго ключевого элемен та соединена с вторым коллектором первого п-р-п-транзистора триггера, коллектором р-п-р-транзистора первого ключевого элемента и вторым коллектором второго п-р-п-транзистора триггера предыдущего разряда, база р—1-р-транзистора первого ключевого элемента соединена с шиной нулевого потенциала, а эмиттер р-п-р-транзистора первого ключевого элемента в каждом нечетном разряде подключен к первой шине импульсного питания, а в каждом четном разряде подключен к второй шине импульсного питания, 'S

   1432609 А1 эмиттер трехколлекторного п-р-п-тран зистора второго ключевого элемента в каждом разряде подключен к шине нулевого потенциала, первый его коллектор подключен к первому коллектору первого п-р-п-транзистора триггера данного разряда, второй коллектор соеди нен с входом усилительного элемента, а третий его коллектор, кроме первого, соединен с первым коллектором второго п-р-п-транзистора триггера предыдущего разряда, третий· коллектор трехколлекторного п-р-п-транзистора в первом разряде подключен к входу второго согласующего элемента, а коллектор первого р-п-р-транзистора первого ключевого элемента соеди1432609 нен с вторым коллектором первого п-р-п-транзистора первого разряда, базой трехколлекторного транзистора второго ключевого элемента и выходом первого согласующего элемента, пер вый и второй коллекторы второго п-рп-транзистора триггера последнего разряда подключены соответственно к выходу и входу третьего и четвертого согласующих элементов.