SU1432592A1

SU1432592A1 - Устройство дл отображени графической информации

Info

Publication number: SU1432592A1
Application number: SU874195295A
Authority: SU
Inventors: Алексей Аркадьевич Веселов
Priority date: 1987-02-17
Filing date: 1987-02-17
Publication date: 1988-10-23

Abstract

Изобретение относитс к автоматике и вычислительной технике и может использоватьс дл вывода информации из ЭВМ. Цель изобретени - повышение быстродействи устройства. Устройство содержит генератор 1 импульсов, первый 2 и второй 3 счетчики, реверсивный счетчик 4, первый 5 и второй 6 формирователи импульсов, формирователь 7 видеосигнала, первьт 8 и пто- рой 9 блоки сравнени , блок 10 памге- ти, блок 11 синхронизации, сумматор 12, коммутатор 13, управл емый делитель 14 частоты, первый 15, второй 16 и третий 17 управл ющие входы устройства , первый 18 и второй 19 информационные входы устройства, делитель 20 частоты, мультиплексор 21 и выход 22 устройства с соответствующими св з ми. Устройство обеспечивает плавное перемещение изображени по вертикали со скоростью, определ емой кодом на втором управл ющем вхо- де 16 устройства, который управл ет частотой импульсов, поступающих с выхода управл емого делител 14 частоты на входы реверсивного счетчика 4, выход которого образует первую адрес- с кую компоненту дл блока 10 пам ти, , котора суммируетс в сумматоре 12 с второй адресной компонентой, поступающей с выхода второго счатчика 3. 1 ил. ел С

Description

20

25

30

8 и второй 9 блоки сравнени , блок 10,j5 меров элементов разложени изобра ; :е- пам ти, блок 11 си псронизации, сумматор 12, коммутатор 13, управл емый делитель 14 частоты, первый 15, второй 16 и третий 17 управл ющие входы устройства, первый 18 и второй 19 информационные входы устройства, делитель 20 частоты, мульти.плексор 21 и выход 22 устройства.

Устройство работает следующим образом .

Импульсы с выхода генератора 1 поступают на счетньш вход первого счетчика 2, на выходе которого формируютс последовательности линейно возрастающих кодов, соответствующих координате положени луча внутри каждой строки на экране видеококт рольного блока (ВКБ, не показан) в сооч ветстзующие моменты времени. При достажении выходным кодом первого счетчика 2 значени , соответствующего концу видимой части строки растра, на первом и втором выходах первого формировател 5 формируютс соответственно строчной гас щий импульс (СГИ) и синхроимпульс (ССИ), поступающие на соответствующие входы формировател 7 видеосигнала. Одновременно СГИ поступают на счетный вход второго счетчика 3, При достижении выходным кодом второго счетчика 2 значени , соответствующего концу видимой по кадру части растра, на первом и втором выходах второго формировател 6 формируютс соответственно

35

40

45

ни в видимой части строки растра. Пр совпадени сравниваемых кодов на выходе блока 8 сравнени формируетс сигнал подсветки луча, поступающий через формирователь 7 видеосигнала в ВКБ, па экране кото-юго в соотват- ствуЕощем месте полвл етс свет 1ца с точка. Таким образом, за врем каждого рабочего хода луча по строке на экране формируетс ркостна метка, а за один полньй кадр - весь набор реализаций, записанных в блок 10 пам ти . В результате на экране по вертикали сверху вниз отсчитываетс аргумент (например, врем ), а по горизонтали слева направо - функци .

При по влении-данных дл записи в блок 10 пам ти, поступающих на его I-кформационный вход 18 и сопрово-ждае- мых импульсом сопровождени информации (ней) на первом управл ющем входе 15 устройства, и при последующем поступлении из блока 9 сравнени сигнала о совпадении кода на втором информационном входе 19 устройства с содержимым второго счетчика 3 строк растра в блоке 11 синхронизации формируетс сигнал, по которому блок 10 пам ти переводитс в режим записи. В результате запись информации осуществл етс только в процессе развертки .строки с пор дковым номером, определ емым вторым информационным входом 19 устройства. Режим записи сохран етс до тех пор, пока не изменитс

кадровый гас щий импульс (КГИ) и кад- текущий код номера строки видимой

меров элементов разложени изобра ; :е-

ни в видимой части строки растра. При совпадени сравниваемых кодов на выходе блока 8 сравнени формируетс сигнал подсветки луча, поступающий через формирователь 7 видеосигнала в ВКБ, па экране кото-юго в соотват- ствуЕощем месте полвл етс свет 1ца с точка. Таким образом, за врем каждого рабочего хода луча по строке на экране формируетс ркостна метка, а за один полньй кадр - весь набор реализаций, записанных в блок 10 пам ти . В результате на экране по вертикали сверху вниз отсчитываетс аргумент (например, врем ), а по горизонтали слева направо - функци .

текущий код номера строки видимой

ровый синхроимпульс (КСИ), поступающие на соответствующие входы формировател 7 видеосигнала. 1

Коды номера строки с выходов вто- ;-с рого счетчика 3 поступают через сумматор 12 на соответствующие адресные входы бло-ка 10 пам ти, которьй в исходном состо нии находитс в режиме

части растра.

При последующем по влении сигнал на втором управл ющем входе блока 11 синхронизации последний формирует импульсный сигнал, поступающий, например , на вычитающий счетный вход реверсивного счетчика 4 через управл емый делитель 14 частоты и коммутатор 13. Если Б начальный момент времени на выходе реверсивного счетчика 4 установлен нулевой код, то его содержимое измен етс с нулевого значени до значени , соответствующего максимальному количеству строк в видимой части растра. Дл случа , когда видима часть растра содерткит например , 356 строк, код смещени становитс равным 356, что соответствует двоичному коду 11111111. Таким образом , если состо ние второго информационного вылода 19 соответствует нулевогчу коду, то вначале осуществл етс запись поступившей информации в нулевую чейку блока 10 пам ти, котора отображаетс в первой строке растра. Затем содержимое реверсивног счетчика 4 измен етс со значени 00000000 до 11111111. В случае поступлени новых данных их запись при развертке первой строки изображени усуществитс уже в чейку блока 10 пам ти с адресом 11111111, а содержимое нулевой чейки отображаетс во второй строке. Далее осуществл етс изменение состо ни реверсивного счетчика 4 с 11111111 на 11111110. После чего циклы записи повтор ютс . При этом каждый раз при поступлении новых данных в блок 10 пам ти их отображение осуществл етс вначале в первой строке видшчой части растра , а затем, по мере дальнейшего поступлени отображение предьщущих данных смещаетс вс кий раз на одну сторону по вертикали в темпе обновлени отображаемой информации. После отображени любой чейки блока 10 пам ти в последней строке растра ее содержимое обновл етс и процесс смещени строк отображаемого изображени повтор етс .

Темп обновлени отображаемого изображени задаетс кодом на втором управл ющем входе 16, вл ющемс одновременно управл ющим входом мультиплексора 21, вьщел ющего импульсы различной частоты следовани с соответствующего выхода делител 20 частоты . Направление смещени отображаемого изображени задаетс третьим управл ющим вход-ом 17 устройства, вл ющимс одновременно управл ющим входом коммутатора 13. В результате на экране наблюдаетс построчное перемещение изображени функции, представленное набором данных, записанных

0

5

0

5

0

5

0

5

в блок 10 пам ти, со скоростью, кратной темпу его обновлени .

Сумматор 12 обеспечивает модификацию кода адреса блока 10-пам ти, что дает возможность формировани , последовательностей элементов из содержимого его чеек со смещенным пор дком , без использовани дополнительной информации о колич- стве знакомест в телевизионной строке.

Управл емый делитель 14 частоты реализует эффект сдвига отображаемого изображени в требуемом теьпю, крат йом темпу обновлени его содержимого . Коммутатор 13 обеспечивает изменение направление сдвига отображаемого изображени .

Таким образом, изобретение обеспечивает повышение быстродейстп) за счет организации смещегти изображени по вертикали при динамическом отображении поступающих на вход устройства данных.

Claims

Формула изобретени

Устройство дл отображени графической информации, содержащее генератор импульсов, первый и второй счетчики , первый и второй формирователи импульсов, первьи и второй блоки сравнени , блок пам ти, блок синхронизации , формирователь видеосигнала, информационный вход которого подключен к выходу первого блока сравнени , первый вход которого и вход первого формировател импульсов соединены с выходом первого счетчика, тактовый вход которого подключен к выходу генератора импульсов, второй вход первого блока сравнени соединен с выходом блока пам ти, управл ющий вход которого подключен к первому выходу блока синхронизации, первый управл ющий вход которого соединен с выходом второго блока сравнени , первый вход которого и вход второго формирова- тел импульсов подключены к выходу второго счетчика, тактовый вход которого и первый управл ющий вход формировател видеосигнала соединены с первым выходом первого формировател импульсов , второй выход которого подключен к второму управл ющему входу формировател В1щеосигнала, третий управл ющий вход которого соединен с первым выходом второго формировател импульсов, второй выход которого

соединен с четвертым управл ющим входом формировател видеосигнала и с вторым управл ющим входом блока синхронизации , третий управл ющий вход которого вл етс первым управл ющим входом устройства, первым информационным входом которого вл етс информационный вход блока пам ти, выход формировател видеосигнала вл етс выходом устройства, вторым информационным входом которого вл етс второй вход второго блока сравнени , о т- личающеес тем, что, с целью повьппени быстродействи устрой- ства, оно содержит реверсивный счетчик , сумматор, коммутатор и управл емый делитель частоты, тактовьй

Составитель О.Цапко Редактор В.Петраш Техред л. Олийнык Корректор М.Васильева

Заказ 5448/45

Тираж 459

ВНИИПИ Государственного комитета СССР

по делам изобретений и открытий 113035, Москва, Ж-35, Раушска наб,, д. 4/5

вход которого подключен к второму выходу блока синхронизации, выход управл емого делител частоты соединен с информационным входом коммутатора, первый и второй выходы которого подключены соответственно к суммирующему и вычитающему входам реверсивного счетчика, выход которого соединен с первым входом сумматора, выход которого подключен к адресному входу блока пам ти, второй вход сумматора соединен с выходом второго счетчика, управл ющий вход управл емого делител частоты вл етс вторым управл ющим входом устройства, третьим управл ющим входом которого вл етс управл ющий вход коммутатора.

Подписное