SU1427585A1

SU1427585A1 - Устройство дл приема сигналов начальной синхронизации

Info

Publication number: SU1427585A1
Application number: SU864148349A
Authority: SU
Inventors: Иван Иванович Родькин; Виктор Анатольевич Романов; Владимир Иванович Балябин; Сергей Васильевич Денежкин
Original assignee: Предприятие П/Я Р-6120
Priority date: 1986-11-17
Filing date: 1986-11-17
Publication date: 1988-09-30

Abstract

Изобретение относитс к технике св зи. Цель изобретени - повышение помехоустойчивости приема сигналов начальной синхронизации. Устр-во содержит эл-ты И 1, 2 и 3,. RS-триггер 4 управлени , сумматор 5 -по модулю два, эл-ты ИЛИ 6, 7 и 8, блок 9 сумматоров по модулю два, дешифратор 10, сдвигающие регистры 11 и 13, эл-т запрета 12, счетчик 14 импульсов, формирователь 15 сигнала окончани анализа заданного числа зачетных отрезков синхросигнала, формирователь 16 управл ющих сигналов и датчик 22 сигналов окончани анализа зачетных отрезков синхросигнала. Цель достигаетс путем предотвращени ложного формировани сигнала Фазовый пуск с помощью введенных эл-та ИЛИ 8, регистра 13, счетчика 14, формировател 15 и 16 и датчика 22. Устр-во по п,п. 2, 3 и 4 отличаетс выполнением формирователей 15 и 16 и датчика 22. 3 3 . fi. Ь1, 2 ил. Фазо&amp;ый пуск а 00 О1

Description

Изобретение относитс к технике св зи и может быть использовано дл помехоуЪтойчивого выделени синхросигналов и сигналов фазового пуска аппаратуры двоичной информации.

Цель изобретени - повьшение помехоустойчивости приема сигналов начальной синхронизации,

На фиг.1 представлена структурна электрическа схема устройства дл приема сигналов начальной синхронизации; на фиг,2 - временные диаграммы сигналов, по сн ющие работу устройства ,

Устройство дл приема сигналов на- :чальной синхронизации содержит пер- 1ВЫЙ, второй и третий элементы И 1, 2 и 3, RS-триггер 4 управлени , сумматор 5 по модулю два, первый, второй и дополнительный элементы ИЛИ 6, 7 и 8, блок 9 .с сумматоров по модулю два, дешифратор 10, сдвигающий регистр 11, элемент 12 запрета, дополнительный сдвигающий регистр 13, счетчик 14 импульсов, формирователь 15 сигнала окончани анализа заданного числа зачетных отрезков синхросигнала , выполненный в виде счетчика

импульсов, формирователь 16 управл ю- о синхросигнала. Если при дальнейшем

(фиг.2д) в отдельные разр ды дополнительного сдвигающего регистра 13 и последующего анализа записанной в этот регистр последовательности путем определени числа совпадающих симво- лов принимаемого и местного синхросигналов на интервале зачетного отрезка . Осуществл етс такой анализ на каждом тактовом интервале принимаемого синхросигнала за счет продвижени записанных в дополнительный сдвигающий регистр 13 сигналов (фиг,2и) со скоростью выше скорости поступлени символов принимаемого синхросигнала и подсчета счетчиком 14 импульсов импульсов продвижени , на которые в разр дах дополнительного сдвигающего регистра 13 существуют сигналы совпадени символов местного и принимаемого синхросигналов. При достижении порогового значени числа совпадений символов синхросигналов формируетс сигнал на R-выходе счетчика 14 импульсов и анализ продолжаетс дальше,Указанное пороговое значение числа совпадений символов синхросигналов устанавливаетс из соображений обеспечени приема с требуемой помехоустойчивостью

от- 35

щих сигналов, в состав которого вход т опорный генератор 17, D-триггер 18, счетчик 19 импульсов, дешифратор 20 и элемент ИЛИ 21, и датчик 22 сигналов окончани анализа зачетных резков синхросигнала, в состав кото рого вход т счетчик 23 импульсов и элемент ИЛИ 24.

Устройство дл приема сигналов начальной синхронизации работает следующим образом.

При включении устройства RS-триггер 4 управлени устанавливаетс в исходное состо ние, при этом потенциалом уровн 1 с его инверсного вы40

анализе оказываетс , что число совпа-. дающих символов выше порога и равно числу символов зачетного отрезка, то устройство переключаетс в режим автономного генерировани местного синхросигнала за счет переключени D-входа сдвигающего регистра 11 от входа, устройства на выход блока 9 сумматоров по модулю два. Сигнал переключени поступает с N-ro выхода счетчика 14 импульсов (фиг.2к) на S-вход RS-триггера 4 управлени через дополнительный элемент ИЛИ 8, .Цлина за четного отрезка устанавливаетс из соображений обеспечени требуемой

хода.(фиг,2в) обеспечиваетс поступ- защиты от ложных наборов синхросигиаЛение принимаемых символов синхросигнала через первый элемент И 1 и первый элемент ИЛИ 6 на D-вход сдвигающего регистра 11. По значени м сигналов разр дов сдвигающего регистра 11 блоком 9 сумматоров вырабатываютс символы местного синхросигнала, которые сравниваютс со значени ми символов принимаемого синхросигнала в сумматоре 5 по модулю два. Затем произ- водитс последовательна запись результатов сравнени каждого символа принимаемого и местного синхросигнала

защиты от ложных наборов синхросигиала . По окончании периода ген-ерирова- ни местного синхросигнала дешифратор 10 формирует сигнал (фиг.2л), который через третий элемент И 3 поступает на выход Фазовый пуск устройства (фиг.2м). Если при анализе оказываетс , что число совпадающих символов вьше порога, но меньше числа символов зачетного отрезка, то осуществл етс анализ на последующих тактах принима-, емого синхросигнала. Сигналы с Р-вы- хода счетчика 14 импульсов в этом случае подсчитываютс счетчиком 23

импульсов, объем которого устанавливаетс на единицу больше разницы между числом символов зачетного отрезка и установленным пороговым значением числа совпадений символов синхросигналов , что обеспечивает переход в автономный режим генерировани местного синхросигнала по сигналу с N-ro выхода счетчика 14 импульсов (фиг.2к) при получении совпадений синхросигналов на длительности зачетного отрезка . Переполнение счетчика 23 импульсов свидетельствует о совпадении местного и принимаемого синхросигна- лов на интервале, достаточном дл приема с требуемой помехоустойчивостью синхросигнала, но малом дл то- то, чтобы с требуемой веро тностью считать, что данный факт произошел из-за приема синхросигнала, а не из-за действи помех. Поэтому осуществл етс переход к анализу на каждом такте следующего интервала принимаемого Синхросигнала за счет установки в нулевое состо ние по R-входу дополнительного сдвигающего регистра 13 сигналов с выхода формировател 15 сигнала через второй элемент ИЛИ 7. Число интервалов синхросигнала, анализируемых на -каждом такте по- пороговому значению числа совпадений символов синхросигнала устанавливаетс объемом счетчика импульсов формировател 15 сигнала из соображений обеспечени требуемой защиты от ложного приема фазового пуска.

При приеме синхросигнала на каждом его такте (символе) (фиг.2а) D-триг- гер 18 устанавливаетс в 1 за счет подачи сигнала 1 с инверсного вы- хода RS-триггера 4 управлени (фиг, 2в) на его D-вход и тактового сигнала на С-вход D-триггера 18. При этом снимаетс потенциал (фиг.2г) с R-BXO

да счетчика 19 импульсов, который начинает счет импульсов, поступающих с выхода опорного генератора 17 (фиг.26), На выходе младшего разр да счетчика 19 импульсов вырабатываетс вспомогательна последовательность импульсов (фиг.2е), котора используетс дл записи и продвижени сигналов дополнительного сдвигающего регистра 13 и работы счетчика 14 импульсов . Частота следовани импульсов этой последовательности устанавливаетс Bbmie тактовой частоты на тактовом входе устройства (фиг.2а)

0 j п 5 5

0

5

0

5

как минимум в число элементов, составл ющих зачетный отрезок. В результате дополнительный сдвигающий регистр 13 за врем , равное такту, производит одну запись и число сдвигов , равное числу элементов зачетного отрезка. В начале каждого тактового интервала на основном выходе дешифратора 20 формируетс сигнал (фиг, 2ж), который устанавливает счетчик 14 импульсов по К-входу в нулевое состо ние и включает по P/S-входу дополнительный сдвигающий регистр 13 в режим параллельной записи сигнала, поступающего с сумматора 5 по модулю два (фиг.2д) на D-вход дополнительного сдвигающего регистра 13.

Сигналы на выходах дешифратора 20 формируютс за счет дешифрации состо ний разр дов счетчика 19 икпуль- сов и поэтому дл тс кратковременно, а именно в течение периода вспомо- Тательной последовательности импульсов , снимаемой с младшего разр да счетчика 19 импульсов По прохождении числа импульсов вспомогательной последовательности, равного числу элементов зачетного отрезка, дешифратор 20 формирует на вспомогатйль™ ном выходе сигнал (фиг.2з), который устанавливает по R-БХоду В- триггер 18 в исходное состо ние, тем самьм заверша цикл работы устройства дл данного такта синхросигнала. При продвижении сигналов на выходе последнего разр да сдвигающех- о регист-- ра 13 существуют сигналы,разрешающие по V-входу счетчика 14 импульсов счет импульсов продвижени при соответствии элементов принимаемого и местного синхросигнала и запрещающие счет при отсутствии указанного соответстви . Если синхросигнал принимаетс без ошибок, то за длительность зачетного отрезка происходит переполнение счетчи са 14 импульсов и формирование сигнала на его N-выходе. По этому сигналу осуществл етс установка RS-триггера 4 управлени по S-BXO- ду через элемент ИЛИ 8. При этом запрещаетс прохождение сигналов с скг нального входа устройства через пер вый элемент И 1 и разрешаетс прохож дение сигналов с выхода блока 9 сумматоров по модулю два через второй элемент И 2 и первый элемент ИЛИ 6 на D-вход сдвигающего регистра 11, Благодар такому подключению сдвигающий регистр 1 1 coBNfecTHn с блоком 9 сумматоров по модулю два образуют автономный генератор синхросигнала, работающий по тактог ым сиг налам устрой- :ства, Дешифратор 10 настраиваетс на ;комбинацию, соответствующую окончанию :синхросигнала (фиг.2л), что обеспечи- :вает своепременное формирование сиг- нала на выходе Фазовый пуск устрой- iCTBa (фиг. 2м) .

Если синхросигнал принимаетс с ошибками, которые привод т к по влению сигналов рассогласовани на выходе сумматора 5 по модулю два на допустимом числе элементов зачетного отрезка, то за врем приема синхросигнала происходит переполнение счетчика 23 импульсов. Сигналы с выхода счетчика 23 импульсов через элемент ИЛИ 7 стирают в сдвигающем регистре 13 ранее накопленную ин(рорма- цию по его R-входу, устанав гивают счетчик 23 импульсов через элемент

ИЛИ 24 в нулевое состо ние по R-входу 25 объединены с соответствуюгцими входами

и подсчитываютс счетчиком импульсов формировател 15 импульсов. При приеме установленного числа интервалов синхросигнала аналогичным образом происходит переполнение счетчика импульсов формировател 15 импульсов, сигнал переполнени с выхода которого ч;ерез элемент ИЛИ 8 осуществл ет переключение RS-триггера 4 управлени . При этом сигнал .уровн 1 сни30

дешифратора и элемента запрета и подключены к соответствующим выходам сдвигающего регистра, к сигнальному входу которого подключены через первый элемент ИЛИ выходы первого и вто рого элементов И, к вторым входам . которого подключены соответственно инверсный и пр мой выходы RS-триггера управлени , R-вход которого объединен с первым входом третьего элемаетс с D-входа D-триггера 18 и тем мента И и подключен к выходу дешифсамым производитс его установка в исходное состо ние, что влечет за собой остановку работы счетчика 19 импульсов по его R-входу (фиг.2г). Остановка работы счетчика 19 импульсов прекращает проведение анализа сигналов с выхода сумматора 5 по модулю два за счет сн ти вспомогательной последовательности импульсов с С-входов сдвигающего регистра 13 и сче тчика 14 импульсов.

Сдвигающий регистр 11 и блок 9 с; д шаторов по модулю два осуществл ют автономное формирование синхросигнала . Поскольку перед переходом в автономный режим формировайи синхросигнала сдвигающий регистр 11 заполн етс элементами принимаемого синхросигнала, то после переключени автономное формирование местного синхросигнала происходит синхронно . с принимаемым, что обеспечивает синхронное по вление сигнала Фазовый

5

0

пуск с сигналом конца передачи синхросигнала передающей cTopqiibi.

При отсутствии приема синхросигнала сдвигающий (регистр 11 обнулен) элемент 12 запрета на каждом такте производит формирование сигнала, который обнул ет дополнительный сдвигающий регистр 13, предотвраща тем самым ложное формирование сигнала фазового пуска.

Claims

Формула изобретени

1. Устройство дл приема сигналов начальной синхронизации, содержащее сумматор по модулю два, первый вход которого обьединен с первым входом первого элемента И и вл етс сигнальным входом устройства, второй вход сумматора па модулю два объединен с первым входом второго элемента И и подключен к выходу блока сумматоров по модулю два, входы которого

0

дешифратора и элемента запрета и подключены к соответствующим выходам сдвигающего регистра, к сигнальному входу которого подключены через первый элемент ИЛИ выходы первого и второго элементов И, к вторым входам . которого подключены соответственно инверсный и пр мой выходы RS-триггера управлени , R-вход которого объединен с первым входом третьего эле0

5

ратора, к второму входу третьего элемента И подключен пр мой выход RS-триггера управлени , а выход элемента запрета подключен к первому входу второго элемента ИЛИ, причем тактовый вход сдвигающего регистра объединен с управл ющим входом эле- мента запрета и вл етс тактовьм входом устройства, отличающеес тем, что, с целью повышени помехоустойчивости приема сигналов начальной синхронизации, введены счетчик импульсов, формирователь управл ющих сигналов, датчик сигналов окончани анализа зачетных отрезков синхросигнала, формирователь сигнала окончани анализа заданного числа зачетных отрезков синхросигнала, дополнительный сдвигающий регистр и 5 дополнительный элемент ИЛИ, при этом к установочному R-входу дополнительного сдвигающего -регистра подключен выход второго элемента ИЛИ, к второму

0

714

входу которого и к входу формировател сигнала окончани анализа заданного числа зачетных отрезков синхросигнала подключен выход датчика сигналов окончани анализа зачетных отрезков синхросигнала, к входу которого подключен выход счетчика импульсов, V-вход которого объединен с 1-входом и выходом дополнительного сдвигающего регистра, тактовый С-вход которого объединен с соответствующим входом счетчика импульсов и подключен к выходу формировател управл ющих импульсов , сигнальный вход которого подключен к инверсному выходу RS- триггера управлени , к S-входу которого подключен выход дополнительного элемента ИЛИ, к первому и второму входам которого подключены соответственно выход формировател сигнала окончани анализа заданного числа зачетных отрезков синхросигнала и дополнительный выход счетчика импуль

сов, к установочному R-входу которого 25 ° соединенных элемента IfflH и счетчи- подключен установочный выход формировател управл ющих сигналов, дополнительный выход которого подключен к входу управлени вводом дополнительного сдвигающего регистра, K D-входу параллельного ввода которого подключен выход сумматора по модулю два, причем тактовый вход формировател управл ющих сигналов объединен с соответствующим входом сдвигающегоре30

ка импульсов, при этом первый вход элемента ИЛИ объединен с выходом счетчика импульсов и вл етс выхо дом, а С-вход счетчика и второй вход элемента ИЛИ вл ютс соответственно входом и установочным входом датчика окончани анализа зачетных .отрезков синхросигнала.

4. Устройство по П.1, отличающеес тем, что формировагистра , а установочные входы формиро- тель сигнала окончани анализа задан- вател управл ющих сигналов, датчика ного числа зачетных отрезков синхросигнала выполнен в виде сче гчика, С-вход и R-вход которого вл ютс соответственно входом и установочным входом, а выход счетчика - выходом формировател сигнала окончани анализа заданного числа зачетных отрезков синхросигнала.

сигналов окончани анализа зачетных отрезков синхросигнала и формировател сигнала окончани анализа заданного числа зачетных отрезков синхросигнала объединены и подключены к выходу дешифратора.

40

5

0

2.Устройство по п,1, отличающеес тем, что формирователь управл ющих сигналов выполнен
в виде последовательно соединенных опорного генератора, счетчика импульсов , дешифратора и элемента ИЛИ, а также D-триггера, инверсный выход которого подключен к установочному R-Бходу счетчика импульсов, а к R- входу D-триггера подключен дополнительный выход дешифратора, причем D-вход и С-вход D-триггера вл ютс - соответственно сигнальным и тактовым входами, а выход дешифратора,.выход элемента ИЛИ и выход первого разр да счетчика импульсов - соответственно выходом, установочным выходом и дополнительным выходом формировател управл ющих сигналов.

3.Устройство по П.1, о т л и - чающеес тем, что датчик сигналов окончани анализа зачетных отрезков выполнен в виде последователь ° соединенных элемента IfflH и счетчи-
ка импульсов, при этом первый вход элемента ИЛИ объединен с выходом счетчика импульсов и вл етс выхо ом, а С-вход счетчика и второй вход элемента ИЛИ вл ютс соответственно входом и установочным входом датчика окончани анализа зачетных .отрезков синхросигнала.

4. Устройство по П.1, отличающеес тем, что формирова
40

IIHIninilllllllllllllllllllllHIIIIIIIIIIIIIIIIIllinilllllinil

--- -

-I

L

L

u

Ч T-/f

(Пиг.2