SU1424133A1 - Устройство детектировани частотно-манипулированных сигналов - Google Patents

Abstract

Изобретение относитс  к технике св зи и может использоватьс  на магистрал х радиосв зи при приеме частот-  о-манипулированных сигналов. Цель изобретени  - повьшение точности детектировани . Устр-во содержит перемножители 1, 4, интеграторы 2, 5, решающий блок 3, задающий г-р 6, формирователь 7 опорных частот, фазовый детектор (ФД).12. Снифазность принимаемых и опорных частот обеспечиваетс  введенными суммирующим интегратором 8, блоком управлени  9, фазосдви- гающими блоками 10 и II, ФД 13, а также ФД 12, которые при наличии любой из частот ы, или общем входе устр-ва осуществл ют выделение сигнала, характеризующего величину расфазировки между принимаемыми и опорными колебани ми, и подстройку этим сигналом задающего г-ра 6. При использовании в предлагаемом устройстве аналоговых фазовых детекторов с косинусоидальной детекторной характеристикой фазосдвигающне блоки должны обеспечивать дев ностоградусный сдвиг фазы. 1 ил. г Ь

Description

Изобретение относитс  к технике св зи и может использоватьс  на магистрал х радиосв зи при приеме ча- стотно-манипулированных сигналов.

Цель изобретени  - повышение точности детектировани .

На Чертеже изображена структурна  электрическа  схема предлагаемого, усройства .

Устройство содержит первый пёрем- ножитель I, первый интегратор 2, решающий блок 3, второй перемножитель 4, второй интегратор 5, эадаюпщй генератор 6, формирователь 7 опорных частот, суммирующий интегратор 8, блок 9 управлени , первый 10 и второй И фаэосдвигающие блоки, первый 12 и второй 13 фазовые детекторы.

Устройство работает следующим об- разом.

При отсутствии на общем входе уст ройства сигналов с частотой to, или Wj, соответствующих сигналам нажати  и отжати , решающий блок 3 Находитс  в исходном состо нии, Так как уровни на выходах интеграторов 2 и 5 в этом случае приблизительно оди- Иаковы и малы.

При по влении на общем входе устройства сигнала с частотой и/, синфазного с опорной частотой utj, подаваемой на вход управлени  перемножител  1, или сигнала с частотой о), синфазного с опорной частотой Ш, подавае мой на вход управлени  перемножител  А, на выходе решающего блока 3 будет напр жение, знак которого определ етс  разностью уровней сигналов на вы- ходах интеграторов 2 и 5. Причем при по влении на входе устройства сигнала с частотой (jJ уровень сигналов на выходе интегратора 2 значительно больше уровн  сигнала «а выходе ни- тегратора 5 и знак напр жени  на выходе решаюп его блока 3 будет один, а при по влении иа входе устройства сигнала с частотой Ы уровень сигнала иа выходе интегратора 2 значительно меньше уровн  сигнала на выходе интегратора 5 и знак напр жени  на выходе решающего блока 3 будет другой . Это обеспечиваетс  использованием в качестве интеграторов 2 и 5 фильтров нижних частот и испольэова нием в качестве решающего блока 3 устройства сравнени  уровней, например компаратора.

.

,-

5

т10

15 0

25 -

30

. 35

50

55

Синфазность принимаемых и опорных частот обеспечиваетс  суммирующим интегратором 8, блоком 9 управлени , фа30сдвигающими блоками 10 и 11, а также фазовыми детекторами 12 и 13, которые при наличии любой из частот U), или о на общем входе предлагаемого устройства осуществл ют выделение сигнала, характеризующего величину расфазировки между принимаемыми и опорными колебани ми и подстройку этим сигналом задающего генератора 6. Причем при наличии на входе устройства частоты Ы, на выходе фазового детектора 12, на второй вход которого подаетс  опорна  частота и/, , будет присутствовать сигнал расфазировки, которьй Через суммирующий иитегратор В поступит на вход блока 9, а на выходе второго фазового детектора 13, на второй вход которого подаетс  опорна  частота ы, будут присутствовать биени  с разностной частотой (ы, - cJ), которые подавл ютс  суммирующим интегратором 8 и не поступают на вход блока 9. При наличии на входе гфедлагаемого устройства частоты (йд, на выходе фазового детектора 12 будут присутствовать биени  с частотой (u,-со), которые подавл ютс  суммирующим интегратором 8, а на выходе фазового детектора 13 будет присутствовать сигнал расфазировки, который через суммирующий интегратор 8 поступит- на вход блока 9, осуществл ющего управ- леьше частотой задающего генератора 6.

Таким образом, в любой момент времени на входе управлени  задающего гв- генератора 6 будет присутствовать управл ющее воздействие вне зависимости от того, кака  из частот (u), или () поступает в данный момент на вход предлагаемого устройства.

Фазосдвигающие блоки 10 и 11 обеспечивают оптимальные фазовые соотношени  между опорными колебани ми, подаваемыми на управл ющие входы переьг- иожителей, и опорными колебани ми, подаваемыми на вторые входы фазовых детекторов 12 и 13, обеспечива  тем самым нормальное функционирование всего предлагаемого устройства. Так, например, при использовании в предлагаемом устройстве аналоговых фазовых детекторов с косинусоидаль- ной детекторной характеристикой- фазосдвигакйцие блоки должны обеспечить дев ностоградусный сдвиг фазы.

3U

Формула иэоб ретвни 

Устройство детектировани  частотно-манипулиров энных сигналов, содер- жащее последовательно соединенные первый перемножитель, первый интегратор и решающий блок, второй перемножитель , выход которого через второй интегратор соединен с другим входом решающего блока, первые входы первого и второго перемиожителей соединены и  вл ютс  входом устройства дететировани  частотно-манипулированных сигналов, а также первый фазовый де- Гектор и последовательно соединенные эадаю1ций генератор и формирователь опорных частот, первый и второй выходы которого соединены соответственно с вторыми входами первого и второго перемножителей, отличающе3

е с   тем, что, с целью повышени  точности детектировани , введены второй фазовый детектор, два фазосдвига- ющих блока, суммирующий интегратор и блок управлени , причем первый выход формировател  опорных частот через последовательно соединенные первый фазосдвигакщий блок и первый фазовый детектор соединен с первым входом суммирующего интегратора, второй выход формировател  опорных частот, через последовательно соединенные второй фазосдвигающий блок и второй фазовый детектор соединен с вторым входом суммирующего интегратора, выход IcoTOporo через блок управлени  сре- цинен с входом задающего генератора, вторые входы фазовых детекторов соединены с первыми входами обоих перемножителей .

Claims (1)

1. Формула изобретения

   Устройство детектирования частотно-манипулировэнных сигналов, содер- $ жащее последовательно соединенные первый перемножитель, первый интегратор и решающий блок, второй перемножитель, выход которого через второй интегратор соединен с другим входом 10 решающего блока, первые входы первого и второго перемножителей соединены и являются входом устройства детектирования частотно-манипулированных сигналов, а также первый фазовый де- 15 тектор и последовательно соединенные задающий генератор и формирователь опорных частот, первый и второй выходы которого соединены соответственно с вторыми входами первого и второго 20 перемножителей, отличающе еся тем, что, с целью повышения точности детектирования, введены второй фазовый детектор, два фазосдвигающих блока, суммирующий интегратор и блок управления, причем первый выход формирователя опорных частот через последовательно соединенные первый фазосдвигающий блок и первый фазовый детектор соединен с первым входом суммирующего интегратора, второй выход формирователя опорных частот, Через последовательно соединенные второй фазосдвигающий блок и второй фазовый детектор соединен с вторым входом суммирующего интегратора, выход которого через блок управления соединен с входом задающего генератора, вторые входы фазовых детекторов соединены с первыми входами обоих перемножителей.