SU1408532A1 - Кодек двоичных блочных кодов - Google Patents

Abstract

Изобретение относитс  к вычисли- Iтельной технике и технике св зи. Его использование в аппаратуре передачи дискретной информации позвол ет повысить скорость передачи многопозиционных сигналов при заданной помехоустойчивости . Кодек двоичных блочных кодов состоит из передающей и приемной сторон и канала св зи. Передающа  сторона содержит блоки кодировани ,- приемна  сторона - ступени декодировани , кажда  из которых включает блок пам ти, блок декодировани ,блок коррекции и блок сравнени . Благодар  введению на передающей стороне преобразователей в код Гре  и синхронизатора , а на приемной стороне 2 - синхронизатора, обратных преобразователей кода Гре  и в каждой ступени декодировани , кроме последней, - селектора типа сигнала.кодек на основе согласовани  с многопозиционными сиг- налами обеспечивает либо повышение удельной скорости передачи при заданной избыточности кодировани , либо повышение помехозащищенности сигналов при заданной скорости передачи. 5 з.п. ф-лы, 8 ил,,2 табл. СП i

Description

Изобретение относитс  к вычисли- .тельной технике и технике св зи и мо- жет быть использовано в аппаратуре передачи дискретной информации.

Цель изобретени  - повышение скорости передачи многопозиционных сигналов . (МПС) при заданной помехоустойчивости .

На фиг. 1 изображена функциональ- Q на  схема кодека двоичных блочных кодов; на фиг. 2 и 3 - схемы блока кодировани  и блока декодировани ; на фиг. 4 - выполнение синхронизатора; на фиг. 5 - структура св зи дл  МПС фазовой модул цией (ФМ); на фиг. 6 - структура канала св зи дл  МПС с амплитудно-фазовой модул цией (АФМ); на фиг. 7 - фазова  диаграмма ФМ-сиг- налов дл  на фиг. 8 - структура JQ ЛФМ-сигналов дл  , где М - число

позиций МПС.i

I

Кодек двоичных блочных кодов состоит из передающей 1 и приемной 2 сторон и канала 3 св зи. Передающа  сто-25 рона 1 содержит блоки 4 кодировани , преобразователи 5 в код Гре  и синхронизатор 6. Приемна  сторона 2 содержит синхронизатор 7, обратные преобразователи 8 кода Гре  и ступени 9 ЗО декодировани , кажда  из которых включает в себ  блок 10 пам ти, блок II декодировани , блок 12 коррекции,блок

13сравнени  и селектор 14 типа си.г- нала, В последней ступени декоди- .. ровани  блок 12 коррекции и селектор

14типа сигнала отсутствуют. На фиг.1 обозначены информационные входы 15 кодека, тактовьй вход 16 приемной стороны и выходы 17 кодека. Кратность .Q соединений (число проводов в щине) указана символом возле штриха, перечеркивающего его соединение. При этом размерность управл ющих входов в блоках 4 и 1 1 Л j 1 log L Г , где 1 хГ - j наименьшее целое, большее или равное X.

В кодеке используетс  N блочных кодов (Цп, К,, d,), (, К ,dj,),..., (, К, d|),.. ,,(, KU, d|) разной длины где Lj - кратность (размерность ) информационных входов К-го блока 4 кодировани , п - целое число, Кц - количество информационных символов К-го кода (кодового слова, состо щего из информационных и зашзитных - символов), d рассто ние Хэмминга К-го кода, К 1,2,...,N, Определ ющее число t исправл емых ошибок

(d,- 1)/2.

Блок 4 кодировани  вьтолнен (фиг.2) на мультиплексоре 18, кодере 19 и коммутаторе 20. На фиг, 2 обозначены информационные 21,тактовый 22 и управл ющие 23 входы и выходы 24.Кодер 19 служит дл  преобразовани  входного кода в соответствующий блочный код, обеспечивающий исправл ющую способность t .

Блок 11 декодировани  выполнен (фиг. 3) на мультиплексоре 25, декодере 26 и коммутаторе 27. На фиг. 3 обозначены информационные 28,тактовый 29 и управл юш 1е 30 входы и выходы 31. Декодер 26 осуществл ет декодирование блочного кода, полученного в соответствующем кодере 19.

Синхронизаторы 6 и 7 имеют одинаковое выполнение (фиг. 4) и включают в себ  генератор 32 тактовых импульсов , умножители 33 частоты и счетчики 34. На фиг. 4 обозначены вход 35,тактовый выход 36, выходы 37 синхронизации и управл юш -1е выходы 38. Различие в синхронизаторах 6 и 7 состоит в том что на передающей стороне 1 синхронизатор 6 может не иметь входа 35, а выход 36 не используетс .

Канал 3 св зи дл  МПС с ФМ и АФМ построен по-разному. Канал 3 св зи с использованием ФМ-сигналов (фиг. 5) содержит цифроаналоговый преобразователь ЦАП) 39, фазовьй модул тор 40 на 2 позиций, линию 41 св зи, фазовый демодул тор 42 на позиций, и аналого-цифровой преобразователь (АЦП 43. На фиг. 5 обозначены информационные 44 и тактовьй 45 входы и выходы 46

Канал 3 св зи с использованием АФМ-сигналов выполнен (фиг. 6) в виде двух квадратурньк каналов и состоит из ЦАП 47,амплитудных модул торов 48 на 2 позиций каждый, сумматор 49, линии 50 св зи, фазовращателей 51 амплитудных демодул торов 52 на 2 позиций каждьй и АДП 53. На фиг. 6 обозначены информационные 54 и такто- вьй 55 входы и выходы 56.

.

Блок 10 пам ти К-й ступени 9 декодировани , кроме последней (т.к. ), содержит M(N-K+2) регистров сдвига длиной п. Тактируемых сигналом F,входы и выходы которых (единичные)5объединенные во входы и выходы кратности Lji (К 0,1 ,2,. . , ,N-1)  вл ютс  одно-именными информационными входами и выходами блока 10ц пам ти.

Блок 10| пам ти последней ступени 9 представл ет собой набор из L регистров сдвига длиной и каждый, единичные входы и выходы которых объединены и  вл ютс  информационными входами и выходами кратности блока

10 пам ти. Регистры тактируютс  сиг- ю р дов каждое соответствует разница в налом F. .

Блок 13| сравнени . К-й ступени (К 1,2,,..,N) содержит L элементов неравнозначности (сумматоров по мо- ig дулю два).

Преобразователь 5 в код Гре  К-го кода (L.n, К,., d,,)

к выполнен в виде

одном разр де. Этот процесс (вместе с инверсным ему процессом в обратном преобразователе 8| кода Гре ) обеспе чивает минимизацию веро тной опмбки кодировани  и декодировани . Алгоритм программировани  преобразовател  5) в код Гре  дл  случа  представлен следующим примером

программируемого (либо перепрограммируемого ) посто нного запоминающего устройства (ППЗУ), которое имеет по L, входов и выходов. Их состо ни  реализуют код Гре : параллельный входной код из L| символов преобразуетс  в выходной двоичный код, в котором двум соседним числам на L,. раэр дов каждое соответствует разница в

р дов каждое соответствует разница в

одном разр де. Этот процесс (вместе с инверсным ему процессом в обратном преобразователе 8| кода Гре ) обеспечивает минимизацию веро тной опмбки кодировани  и декодировани . Алгоритм программировани  преобразовател  5) в код Гре  дл  случа  представлен следующим примером

Входы 000 001 101 100 110 111 011 010 Выходы 000 001 010 011 100 101 110 111

Обратный преобразователь 8ц кода Гре  К-го кода выполнен в виде такого же ППЗУ,- запрограммированного на осу- 25 ществление инверсного процесса, В указанном примере входные трехразр дные коды замен ютс  на выходные и наобо-. рот.

Блок 12| коррекции (К 1 ,2,,.. ,N-1) выполнен в виде ППЗУ, вторые управл ющие входы которого (верхние на фиг. 1) имеют кратность 2, информационные входы кратности L

к-

,

LU, выходы кратности L ,...,Ly дл  сигналов АФМ. Дл  сигналов ФИ отсут- ствуют вторые управл ющие входы. Блок 12ц коррекции вьфабатьшает исправленный сигнал в виде столбца из -bLjii, + ...+L символов

и запрограммирован на реализацию следующего алгоритма: если сигнал в виде параллельного кода на информационных входах имеет ошибку, то в зависимости от сигнала L.. . весь сигнал -(столбец) должен быть

I

изменен на тот из двух 2 сигналов (четырех в случае АФМ) на выходе, ко- |торый на входах L равен ошибке плюс входной сигнал.

Например, рассмотрим кодек при ФМ, , в первой ступени 9, декодировани  (). Дл  ФМ-сигнала блок 12 имеет корректируемые входы с кратност ми LQ 1, L . 2, L

ь

(так что М L L + L 3) и

М

выходы с кратност ми L, 2 и L 1. Фазова  структура сигнала в канале имеет вид, показанный на фиг. 7, где

5

5

0

у каждого сигнала указан соответствующий двоичный код.

Алгоритм работы блока 12 следующий .

Если произошла ошибка, то в зависимости от сигнала L сигнал на выходах мен етс  на один из двух сигналов, отличающихс  на ошибку от входного сигнала. Так происходит, если ошибка равна 11. Например, если входной сигнал 000, а ошибка 11, то в случае LQ О выходной сигнал 011, а в случае LO 1 вьйодной сигнал равен 111. В случае другой ошибки сигнал мен етс  на ближайший с такой же ошибкой вне зависимости от Lg (табл. 1).

В табл. 1 показана работа блока 12 при ФМ, , , , ,

-t-i| ji-iO

Таблица 1

45

55

00 0/1

11

11

0/1

514085326

Продолжение табл. 1 налов селектор 14 выдел ет три тигга:

внутренние - тип 1, граничные (имеющие трех соседей) - тип 2, угловые (имеющий двух соседей) - тип 3. Например, в случае (фиг. 8) сигналы 6,7,10 и 11 - типа 1, сигналы 2,3,8,12,15,14, 9 и 8 - типа 2, сигналы 1,4,16 и 13 - типа 3.

ности два. Из множества всех АФМ-сигК 1, N,

а на его выходах получаетс  К-й блок информации, который представл етс  матрицей В из L х п элементов

и

L

1, L

К

п

к 1, N,

Эта матрица поступает на К-й пре- ,образователь 5к в код Гре , в котором каждый столбец матрицы В подаетс  на входы одного из п ГШЗУ, на выходах которого образуетс  один из п столбцов матрицы сигналов в коде Гре 

1

,U1|

и V .

. S ij

Bee N таких матриц образуют матриЦУ Г

Эта матрица по столбцам

поступает в канал 3 св зи,

В канале 3 св зи образовавшиес  после модул ции 2 -позиционные сигналы ФМ (фиг. 5) или 2 -позиционные сигналы АФМ (фиг. 6) проход т через линию 41 или 50 св зи, в которой под 30 действием помех приобретают неизбежные ошибки, подлежащие в дальнейшем исправлению при декодировании избыточных корректщзующих блочных кодов.

сформированна  в канале 3 св зи в качестве допол штельной информ ации о/ ближайшем со седе в случае ФМ зона решени  по каждому сигналу разбиваетс  на два сектора и нумераци  идет по часовой стрелке; в случае АФМ зона решени  разбиваетс  на четьфе сектора, (фиг. 7 и 8), поступает в блок 10 пам ти первой ступени 9 декодирова-: ни , где они обе задерживаютс  на врем  декодировани  матрицы ..

11

го частично восстанавливаетс  исходна  матрица А, т.е. получаетс  матрица А. с ошибками.

В, в блоке (первого кода), на выходах котороВместе с задержанной матрицей

i

она поступает на блок 13,сравнени , где. завершаетс  восстановление исходной матрицы А. (устранение помех). Дл  облегчени  декодировани  ФМ-сиг- 35 по вл юшейс  на первых выходах 17

кодека.

налы после модул ции сопровождаютс 

--- М

еще одним битом, т.е. станов тс  2 позиционными, а АФМ-сигналы - позиционными в каждом квадратурном канале. После преобразовани  в АЦП 40 43 или 53 в цифровую форму на выходах канала 3 св зи в каждом такте по вл ютс  сигналы с ошибками (отмеченВсе незадержанные матрицы (К 1,2,...,N) подаютс  (в случае АФМ- сигналов) на входы селектора 14 типа

которого вырабатываетс  одна из двух разр дных кодовых посылок: либо 00 дл  типа 1, либо 01 дл  типа 2, либо

ными знаком л) в виде параллельного кода из M+L символов, где М

N : т, или 2 дл  ФМ- или

К °

АФМ-сигналов соответственно. .

На входы К-го обратного преобразовател  Гре  (,2,... ,N) поступает один из п столбцов матрицы сигналов в коде Гре  с ошибками

А А(И)

r,Hy,j. I

1, N.

На выходах К-го преобразовател  8 последующих ступен х 9к декодировани 

образуетс  матрица В., (аналогична 

(К 2,3,...,N) с постепенным .уменьматрице Bj на входах преобразовател  5|. , но порожденна  ошибками)

i 1, L j t. п,

к

К 1, N.

Затем эта матрица Bj(. и одновременно дополнительна  матрица

(0

j

i 1, L, j t, n,

Q

15

К 1, N,

0

0

сформированна  в канале 3 св зи в качестве допол штельной информ ации о/ ближайшем со седе в случае ФМ зона решени  по каждому сигналу разбиваетс  на два сектора и нумераци  идет по часовой стрелке; в случае АФМ зона решени  разбиваетс  на четьфе сектора, (фиг. 7 и 8), поступает в блок 10 пам ти первой ступени 9 декодирова-: ни , где они обе задерживаютс  на врем  декодировани  матрицы ..

11

го частично восстанавливаетс  исходна  матрица А, т.е. получаетс  матрица А. с ошибками.

В, в блоке (первого кода), на выходах котороВместе с задержанной матрицей

i

Все незадержанные матрицы (К 1,2,...,N) подаютс  (в случае АФМ- сигналов) на входы селектора 14 типа

которого вырабатываетс  одна из двух разр дных кодовых посылок: либо 00 дл  типа 1, либо 01 дл  типа 2, либо

10 дл  типа 3. Эта посыпка одновременно с задержанными матрицами В (К 0,1,2,,..,N) обрабатьшаетс  в блоке 12 коррекции, на выходах которого образуютс  частично исправленные матрицы В|(К 1 ,2,.. . ,N) число которых становитс  на единицу меньше

1

BK

55

1, N.

Далее эти операции повтор ютс  в

(К 2,3,...,N) с постепенным .уменьшением объема информации, задерживаемой в блоках 10д пам ти и обрабатываемой в блоках 12|{ коррекции. Восстановленные исходные матрицы А посту- g пают на соответствующие выходы 17 кодека.

Дл  N/2 двумерных сигналов ФМ или ДФМ по заданному вектору разбиений L (L, Lg,..., Ly) можно построить Ю цепочку из N разбиений. На i-н шаге сигнал разбиваетс  на 2 подмножеств, дл  которых минимальное евклидово рассто ние Л{ на i-м шаге определ етс  выражени ми15

А. (ФМ) 4 sin( 1

-)

expa.(

дл - ФМ;

дл  АФМ,

Л (АФМ) 3 ехр(ьр ехр М - 1

где обозначено ехр, (х) 2 .

Выберем N внешних кодов (, К,-, ,), i 1,2,...,N, и на базе вложенных подмножеств сигналов с рассто - нием л,- и указанных кодов построим обобш;енный каскадный код, в котором первые используютс  в качестве внутренних сигналов, а вторые - в качестве внешних сигналов. Дл  такого кода квадрат минимального евклидова рассто ни  даетс  выражени ми

.

(ФМ)т1п (4sin (

л ,...,М

.Lj

3- i

/,, /3 expji d:

(АФМ) min ( ).

%-,,,..,, Nexpe М-1 п

В известном устройстве вектор разбиений имеет вид

L (1,1 1).

Оценива  эффективность кодека дво- ичных блочных кодов по параметрам обобщенного каскадного кода, а именно по его рассто нию и удельной скорости R, получаем дл  конкретного примера сигналов АФМ при N 24,

L(2,2) L(4) L(1,1,1,1)-известно

устройство; D 4/15;

R 35/24 R 31/24 R 31/24;

откуда.видно, что даже при небольшой размерности МПС (всего 24) может быть получен значительный вьшгрьпн по ско

g

5

0

5

0

5

0

5 0

5

рости (4R 35/24 - 31/24 1/6), Эти расчеты подтверждаютс  результатами моделировани  описанных процессов на ЭВМ, которые показывают, что сравнительно с известным устройством вьиг- рыш по скорости составл ет 1-1,5 дБ, а по отношению энерги  сигнала/энерги  шума 1-2 дБ.

Таким образом, кодек двоичных блочных кодов обеспечивает значительное увеличение удельной скорости передачи многопозиционных сигналов при заданной избыточности кодировани  (или повьшгение помехозаш 1щенности таких сигналов и помехоустойчивости кодека при заданной скорости передачи).

Claims (6)

1. Формула изобретени 

   1. Кодек двоичных блочных кодов, содержащий на передающей стороне N блоков кодировани  (N - число одновременно кодируемых блоков информации ) , информационные входы которых  вл ютс  соответствующими информационными входами кодека, выходы пе- редающей стороны соединены с информационными входами канала св зи, выходы которого подключены к информационным входам приемной стороны,состо щей из N ступеней декодировани ,

   i-  ступень декодировани  (,N-1) содержит блок пам ти, блок коррекции, блок сравнени  и блок декодировани , выходы которого подключены к первым входам блока сравнени  и первым уп- равл ющим входам блока, коррекции,первые выходы блока пам ти i-й ступени декодировани  соединены с первыми информационными входами блока коррекции i-й ступени декодировани , вторые выходы блока пам ти i-й ступени декодировани  подключены к вторым информационным входам блока коррекции и вторым входам блока сравнени  i-й ступени декодировани , третьи - (N-i+2)-ro выходы блока пам ти i-й ступени декодировани  соединены с одноименными входами блока коррекции i-и ступени декодировани , N-  ступень декодировани  содержит блок пам ти, блок сравнени  и блок декодировани , выходы которого и выходы блока пам ти соединены соответственно с первыми и вторыми входами блока сравнени , первые выходы блока коррекции i-й ступени декодировани , кроме (N-1)-и,ступени соединены с первыми информационными входами блока пам ти (i+1)-й ступени декодировани , вторые выходы блока кор рек- ции i-й ступени декодировани , кроме (N-l)-ft, подключены к вторым информационным входам блока пам ти и информационным входам блока декодировани 

   (1+1)-й ступени декодировани , третьи- ции и К-е выходы управлени  синхрони- (N-i+1)-e выходы блока коррекции i-й ступени декодировани , кроме (Н-1)-й, соединены с одноименными информа- IQ декодировани  К-й ступени декодировани , выходы К-го обратного преобразозатора соединены соответственно с тактовым и управл ющими входами блока

   вател  кода Гре   вл ютс  (К+1)-ми информационными входами приемной стороны , вход синхронизатора  вл етс  такционными входами блока пам ти (1+1)-й ступени декодировани , выходы, блока коррекции (Н-1)-:й ступени декодировани  подключены к информационным входам блока пам ти и блока деко- ig товым входом приемной стороны, дировани  N-й ступени декодировани ,

   2. Кодек по п.1, о т л и ч а первые информационные входы блока пам ти первой ступени декодировани   вл ютс  первыми информационными входами приемной стороны, вторые информационные входы блока пам ти первой ступени декодировани  объединены с информационными входами блока декодировани  первой ступени декодировани , тактовые входы блоков пам ти 25 всех ступеней декодировани  объединены с тактовым входом канала св зи, выходы блоков сравнени  первой - N-й ступеней декодировани   вл ютс  одноименными выходами кодека, о т л и - чающийс   тем, что, с целью повьшени  скорости передачи многопо- зиционных сигналов при заданной помехоустойчивости , на передающей стороне введены преобразователи в код Гре  и
2. ю щ и и с   тем, что блок кодировани  вьтолнен на кодере, коммутаторе и мультиплексоре, выход которого соеди- 2Q нен с информационным входом кодера, выход которого соединен с информационным входом коммутатора, управл ющие входы которого объединены с соответствующими управл юпц ми входами мультиплексора и  вл ютс  управл ющими входами блока, информационные входы мультиплексора, тактовый вход кодера и выходы коммутатора  вл ютс  соответственно информационными и тактовым входами и выходами блока.

   3. Кодек двоичных блочных кодов, по п.1,о т л и ч а ю щ и и с   тем, что блок декодировани  выполнен на декодере, коммутаторе и мультиплексоре , выход которого соединен с ин30
3. блок синхронизации, К-й выход синхро- формационным входом декодера, выход

   низации и К-е выходы управлени ; которого (,N) подключены соответственно к тактовому и управл ющим входам К-го блока кодировани , выходы которого соединены с входами К-го преобразовател  в код Гре , выходы первого - N-го преобразователей в код Гре   вл ютс  соответствующими выходами передающей стороны-, на приемной стороне введены N обратных преобразователей кода Гре , синхронизатор и в каждой ступени декодировани , кроме N-й, селектор типа сигнала, выходы которого соединены с вторыми управл ющими входами блока коррекции данной ступени декодировани , выходы К-го обратного преобразовател  кода Гре  подключены к (К+1)-м информационным входам блока пам ти и К-ым входам селектора типа сигнала первой ступени декодировани , первые - (N-i+1)-e входы селектора типа сигнала i-й ступени декодировани  подключены соответственно к вторым - (N-i+2)-M выходам (-1)-й ступени декодировани , тактовый выход синхронизатора подключен к объединенным тактовым входам блоков пам ти, К-й выход синхронизации и К-е выходы управлени  синхрони- декодировани  К-й ступени декодировани , выходы К-го обратного преобразозатора соединены соответственно с тактовым и управл ющими входами блока

   вател  кода Гре   вл ютс  (К+1)-ми информационными входами приемной стороны , вход синхронизатора  вл етс  тактовым входом приемной стороны, 2. Кодек по п.1, о т л и ч а

   товым входом приемной стороны, 2. Кодек по п.1, о т л и ч а

   ю щ и и с   тем, что блок кодировани  вьтолнен на кодере, коммутаторе и мультиплексоре, выход которого соеди- нен с информационным входом кодера, выход которого соединен с информационным входом коммутатора, управл ющие входы которого объединены с соответствующими управл юпц ми входами мультиплексора и  вл ютс  управл ющими входами блока, информационные входы мультиплексора, тактовый вход кодера и выходы коммутатора  вл ютс  соответственно информационными и тактовым входами и выходами блока.

   3. Кодек двоичных блочных кодов, по п.1,о т л и ч а ю щ и и с   тем, что блок декодировани  выполнен на декодере, коммутаторе и мультиплексоре , выход которого соединен с ин

   0

   5

   которого соединен с информационным входом коммутатора, управл ющие входы которого объединены с соответствующими управл ющими входами мультиплексора и  вл ютс  управл ющими входами блока, информационные входы мультиплексора , тактовый вход декоде- ра и выходы коммутатора  вл ютс  соответственно информационными и тактовым входами и выходами блока.

   .
4. 4. Кодек по п.1, отличающийс  тем, что синхронизатор выполнен на умножител х частоты,счетчиках и генераторе тактовых импульсов , выход которого подключен к входам первого - N-ro умножителей частоты и  вл етс  тактовым выходом синхронизатора , выход К-го умножител  частоты подключен к входу К-го счетчика 5 и  вл етс  К-м выходом синхронизации синхронизатора, выходы К-го счетчика  вл ютс  К-ми выходами управлени  синхронизатора , вход генератора тактовых

   0

   импульсов  вл етс  входом синхронизатора ,

   5. Кодек поп,1, отличающийс  тем, что, с целью согласовани  кодека с многопозиционными сигналами с фазовой модул цией, канал св зи вьшолнен на аналого-цифровом
5. тудных модул торах, амплитудных демодул торах , соединенных последовательно сумматоре и линии св зи, фазовращател х , аналого-цифровых преобразовател х и на первом и втором цифро- аналоговых преобразовател х, выходы которых подключены к входам одноименных амплитудных модул торов, выходы

   преобразователе и соединенных последовательно цифроаналоговом преобразо- юкоторых соответственно непосредственно вателе, фазовом модул торе, линии св -и через первый фазовращатель подклю- зи и фазовом демодул торе, выходы ко-чены к соответствунлцим входам сумма- торого соединены с информационнымитора, выход линии св зи подключен не- входами аналого- цифрового преобразо-посредственно и через второй фазовра- вател , информационные входы цифроана-15щатель к входам соответственно перлогового преобразовател , тактовый вход и выходы аналого-цифрового преобразовател   вл ютс  соответственно информационными и тактовым входами и выходами канала св зи.

   6. Кодек ПОП.1, отличающий с Я тем, что, с целью согласовани  кодека с многопозиционными сигналами с амплитудно-фазовой модул цией , канал св зи вьшолнен на амплиViit .1
6. тудных модул торах, амплитудных демодул торах , соединенных последовательно сумматоре и линии св зи, фазовращател х , аналого-цифровых преобразовател х и на первом и втором цифро- аналоговых преобразовател х, выходы которых подключены к входам одноименных амплитудных модул торов, выходы

   которых соответственно непосредственн и через первый фазовращатель подклю- чены к соответствунлцим входам сумма- тора, выход линии св зи подключен не- посредственно и через второй фазовра- щатель к входам соответственно пер

   вого и второго амплитудных демодул торов , выходы которых соединены с информационными входами одноименных аналого-цифровьж преобразователей, тактовые входы которых объединены и  вл ютс  тактовым входом канала св зи , информационные входы цифроаналого- вых .и выходы аналого-цифровых преобразователей  вл ютс , соответственно информационными входами и выходами канала св зи.

   /1к 1И21кГ фиг.2

   Я

   (Риг.З

   k-

   А,

   А,

   УЗв

   h Л

   fPUB.

   54.

   12

   М

   )

   М/2LO--I

   ,

   101

   010

   (2) (J) о о

   ° i-1

   Lg. I

   W о

   («)

   о

   (Я (10) (11)

   ()

   о

   (/О (75) о о

   (Риг 8

   (16)

   о