SU1394411A1 - След щий фильтр фазоманипулированного псевдослучайного сигнала - Google Patents

Abstract

Изобретение относитс  к радиотехнике и электросв зи. Цель изобретени  - повышение помехоустойчивости. В режеме слежени  сигнал поступает на смеситель 1, широкополосный УПЧ 2 и проходит без изменений через дополнительный перемножитель (П) 4, на опорный вход к-рого подано посто нное напр жение логич.нул . Далее сигнал попадает на П 3 и на П 32 и 33., через блок 5 весового суммировани  на узкополосный УПЧ 6. Выход УПЧ 6 подключен к входу дискриминатора 7, выходом к-рого  вл етс  выход П 29, подключенный через коммутатор 8 к входу фильтра 9 нижних частот. Т.обр. реализуетс  фазовый детектор по схеме Костаса, необходимый дл  работы в услови х наличи  в сигнале дополнительной фазовой манипул ции. Сигнал с фильтра 9 воздействует на управл емый опорный г-р 10 с целью устране- ни  рассогласовани  через смеситель 1. При устойчивом слежении за фазой происходит выделение и запоминание информации, заложенной в дополнительной фазоманипулированной несущей на 0-180 . Дл  этого введены анализатор 24, блок 23 выделени , мультиплексор 22, блок 21 хранени  и делитель 20 частоты. 3 з.п. ф-лы, 4 ил. с (Я с

Description

иен, как показано на фиг.2. Он служит д риминатора задержки, а также масшта

дл  запоминани  последовательности символов, поступающих с блока 23 выделени , кадровой синхронизации и последующей циклической синхронной

выдачи информации на опорный вход ющий блок, первый, второй и третий полиительного перемноз сител  4.

Цифровой сигнал на выходе блока 21 хранени , тактируемый импульсами, поступающими с делител  20 частоты, точно воспроизводит информацию пере- 20 дающуюс  в ФМПС сигнале, и совпадает с ней по времени. Дополнительньй перемно итель 4, на опорный вход которого поступает этот сицнал, начинавьгходы которого подсоединены соотве ственно к первому и второму управл  щим входам блока весового суммирова ни  и управл ющему входу блока регу лируемой задержки, дополнительный в ход формировател  опорной псевдослу чайной последовательности подсоедин к первому входу первого перемножите л , второй вход которого подключен

ет работать как демодул тор, что при- 25 информационному входу дискриминатора

водит к полному восстановлению несущей входного сигнала после демодул ции ПСП в первых и втором перемножител х 3, 38 и 33. Это позвол ет ис пользовать дл  фазового детектировани  линейный фазовый детектор, роль которого может выполнить одно плечо фазового детектора, состо щее из первого перемножител  25, фазовращател  30, опорного генератора 31 и первого ФНЧ 27. Высокий уровень, поступающий со второго выхода блока 21 хранени  на управл ющий вход коммутатора 8., обеспечивает подключение выходы первого ФНЧ 27 через коммутатор 8 на вход первого ФНЧ 9.

При необходимости обновить информацию в регистре 36 извне подаетс  кратковременный импульс на вход.инвертора 44.

Claims (4)

1. След щий фильтр фазоманипулиро ванного псевдослучайного сигнала, срдержащий последовательно соединенные первый перемножитель, блок весового суммировани , узкополосный усилитель промежуточной частоты, дискриминатор фазы, последовательно соединенные первый фильтр нижних частот управл емый опорный генератор, смеситель и широкополосный усилитель про- межуточной частоты, последовательно

бирующий усилитель, вход и выход которого подключены соответственно к выходу первого.фильтра нижних частот и второму входу сумматора, и управл ющий блок, первый, второй и третий

вьгходы которого подсоединены соответственно к первому и второму управл ющим входам блока весового суммировани  и управл ющему входу блока регулируемой задержки, дополнительный выход формировател  опорной псевдослучайной последовательности подсоединен к первому входу первого перемножите- л , второй вход которого подключен к

0

5

0

5

0

5

задержки, вторые выходы iy)Toporo подсоединены к соответствующим информационным 15ходам блока весового суммировани , причем вход смесител   вл етс  входом с лед щего фильтра, а дискриминатор фазы содержит первый и второй перемножители, выходы которых подсоединены соответственно через первый и второй фильтры нижних частот к входам третьего перемножител , первый вход первого перемножител  через фазовращатель объединен с первым входом второго перемножител  и подключен к выходу опорного генератора, объединенные вторые входы первого и второго перемножителей и выходы первого фильтра нижних частот, третьего перемножител  и второго фильтра ниж-- них частот  вл ютс  соответственно входом и первым, вторым и третьим выходами дискриминатора фазы, дискриминатор задержки содержит последовательно соединенные первый перемножитель , блок вычитани  и узкополосный фильтр, а также второй перемножитель, выход которого подключен к второму входу блока вычитани , первые и объединенные вторые входы первого и второго перемножителей  вл ютс  соответственно опорными и информационным входами дискриминатора задержки, выход узкополосного фильтра и вькоды первого и второго перемножителей  вл ютс  соответственно первым и вторы

10

15

713944

ми выходами дискриминатора задержки, отличающийс  тем, что, с целью повышени  помехоустойчивости, введены последовательно соединенные блок выделени  информационных симво- лов, мультиплексор, блок хранени  информации и дополнительный перемножитель , вход и выход которого подключены соответственно к выходу широкополосного усилител  промежуточной частоты и входу первого перемножител , последовательно соединенные делитель частоты и анализатор захвата, выход которого подсоединен к управл ющему входу блока хранени  информации, а также коммутатор, первый и второй ин- формационные входы которого подключены соответственно к первому и второму выходам дискриминатора фазы, при этом 2п первый и третий выходы дискриминатора фазы подсоединены соответственно к первому информационному входу анализатора захвата и объединенным второму информационному входу анализатора 25 захвата и входу блока выделени  информационных символов, тактовый вход которого объединен с тактовым входом блока хранени  информации и подключен к выходу делител  частоты, установоч- , ный и счетный входы которого подключены соответственно к установочному входу формировател  опорной псевдослучайной последовательности и выходу управл емого тактового генератора, первый и второй выходы блока хранени  информации подсоединены соответственно к информационному входу мультиплексора и объединенным управл ющим входам мультиплексора и коммутатора, выход i oToporo подключен к входу первого фильтра нижних частот, вькод узкополосного усилител  промежуточной частоты подсоединен к второму входу второго перемножител , а дополнительный выход управл ющего блока подсоединен ко второму управл ющему входу блока регулируемой задержки, причем установочный вход делител  частоты и вход сигнала смены информации блока хранени  информации  вл ютс  соответ- . ственно входом установки начального

40

45

0

5

44

п 5 .

0

5

118

состо ни  и входом сигнала смены информации след щего фильтра,

2.Фильтр поп,1, отличающийс  тем, что-блок хранени  информации содержит последовательно соединенные регистр сдвига и ключ, последовательно соединенные инвертор, элемент совпадени  и элемент пам ти, выход которого подсоединен к управл ющему входу ключа, а также дешифратор , входы которого подключены к выходам соответствующих разр дов регистра сдвига, установочные входы которого подключены к вьпсоду элемента совпадени , а выход дешифратора подсоединен к информационному входу элемента пам ти, причем информационный

и тактовый входы регистра сдвига, второй вход элемента совпадени , вход инвертора, выходы ключа и элемента пам ти  вл ютс  соответственно информационным , тактовым и управл ющим входами, входом сигнала смены информации и первым и вторым выходами блока хранени  информации.

3.Фильтр ПОП.1, отличающийс  тем, что анализатор захвата содержит последовательно соединэнные первый перемножитель, блок вычитани , интегратор и пороговый блок,

а также второй перемножитель, выход которого подсоединен к второмт входу блока вычитани , причем объединенные входь первого перемножител , объединены входы второго перемножител , вход Сброс интегратора и выход порогового блока  вл ютс  соответственно первым и вторым информационным и тактовым входами и выходом анализатора захвата.

4.Фильтр по п.1, отличающий с   тем, что блок вьщелени  информационных символов содержит последовательно соединенные интегратор , и пороговый блок, причем информационный вход, вход Сброс интегратора

и выход порогового блока  вл ютс  соответственно информационным и тактовым входами и выходом блока выделени  информационных символов.

Ф1Л.2

Фи.З