SU1392619A1 - Дельта-декодер - Google Patents
Дельта-декодер Download PDFInfo
- Publication number
- SU1392619A1 SU1392619A1 SU864118478A SU4118478A SU1392619A1 SU 1392619 A1 SU1392619 A1 SU 1392619A1 SU 864118478 A SU864118478 A SU 864118478A SU 4118478 A SU4118478 A SU 4118478A SU 1392619 A1 SU1392619 A1 SU 1392619A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- shift register
- inputs
- delta
- Prior art date
Links
Landscapes
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике. Его использование в системах передачи информации с дельта-модул цией позвол ет - повысить точность декодировани за счет расширени динамического диапазона . Дельта-декодер содержит регистр сдвига, цифровой детектор 2, амплитудно-импульсный модул тор 3, интегратор 4, фильтр 5 нижних частот, компандер 6 и слоговый фильтр 7. Благодар введению регистра 8 сдвига, блока 9 коррекции и управл емого усилител 10 обеспечиваютс минимальные искажени , что позвол ет повысить качество передаваемого речевого сигнала . з.п.ф-лы, 3 ил.
Description
в
I
-dJ
сл
J3
О5
со ьо
о:)
со
Ut.f
Изобретение относитс к автоматике и вычислительной технике и может быть использопано в системах переда- чи информации с применением дельта- модул ции.
Цель изобретени повышение точ-- ности декодировани за счет расширени динамического диапазона.
На фиг. изображена функциональ- па схема дельта-декодера; на фиг.2 схема блока коррекции дл случа k 3; на фиг.З - временные диаграммы, по сн ющие работу дельта-декодера.
Дельта-декодер содержит первый регистр 1 сдвига, цифровой детектор 2, амплитудно-импульсный модул тор 3, интегратор А, фильтр 5 нижних частот, компандер 6, слрговый фильтр 7 второй регистр 8 сдвига, блок, 9 кор- рекции и управл емый усилитель JO. На фиг.1 изображены информационныйJJ и тактовый 12 входы, а также выход 13
Первый регистр 1 сдвига имеет п разр дов, оптимальной величиной вл - етс п 4, Второй регистр 8 сдвига имеет k-I разр дов, оптимальной величиной вл етс k. 3.
Цифровой детектор 2 задан функ- цией вида
с у fl XjAXj/IX /У|5с,Л Х,л5СзЛ 7.1,
где х ,. . . Хц - входы цифрового детектора 2;
у - выход цифрового детектора 2.
Компандер 6 представл ет собой (как и усилитель 10) операционный ус литель с отрицательной обратной св зью. Блок 9 коррекции вьшолнен (фиг.2)на k ключах 14 (например, транзисторных) и k резисторах 15.
Дельта-декодер работает следую щим образом.
Входной дельта-модулированный (ДМ сигнал (фиг.За) поступает с входа 11 дельта-декодера на регистр 1, так- тируемый с входа 12 (фиг. 36). С выхода цифрового детектора 2, реагирующего на п разр д одинаковых символов ДМ-сигнала, на вход регистра 8 поступает импульс( фиг.Зв). На выходах регистра 8 формируютс сигналы (фиг.3г,д). Одновременно на вход амплитудно-импульсного модул тора 3 поступает сдвинутый сигнал с выхода k-ro разр да регистра 1 (фиг.Зе). Сигнал на выходе блока 9 коррекции зависит от того, на скольких его входах (и на каких именно ) присутствуют сигналы. Кроме того, сигнал с выхода
регистра 8 через слоговьп фильтр 7 поступает на вход усилител 10. При этом на выходе управл емого усилител 10 сигнал мен етс по величине (фиг.Зж) и через компандер 6 поступает на управл ю1ций вход модул тора 3. Следовательно, задержка выходного сигнала с регистра J необходима дл компенсации задержки в регистре 8.
С модул тора 3 сигнал интегрируетс (фиг.Зз), и аппроксимирующее напр жение y(t) через фильтр 5 поступает на выход 13.
Таким образом, предлагаемый дельта-декодер обеспечивает минимальные искажени за счет коррекции напр жени на выходе компандера 6, а следовтельно , аппроксимирующего напр жени на выходе интегратора 4, В результат увеличиваетс отношение сигнал/шум при передаче аналоговых сигналов и расшир етс динамический диапазон дельта-декодера, что позвол ет повысить или качество передачи сигналов, или уменьшить скорость передачи при сохранении качества речи.
Claims (2)
1. Дельта-декодер, содержащий первый регистр сдвига, информационный и тактовый входы которого вл ютс одноименными входами дельта-декодера, выходы первого - п-го разр дов первого регистра сдвига (пт)} подключены к одноименным входам цифрового детектора, слоговый фильтр, компандер выход которого соединен с управл ющим входом амплитудно-импульсного модул тора , выход которого через интегратор соединен с входом фильтра нижних частот, выход которого вл етс выходом дельта-декодера, отличающийс тем, что, с целью повьш1ени точности декодировани за счет расширени динамического диапазона , в дельта-декодер введены управл емый усилитель, блок коррекции и второй регистр сдвига, тактовый вход которого подключен к тактовому входу дельта-декодера, выход цифрового детектора подключен к первому входу блока коррекции и информационному входу второго регистра сдвига, выходы первого -(k-2)-ro разр дов которого () соединены соответственно с вторьм - (k-l)-M входами блока коррекции, выход котврого подклкгчей к управл ющс.му входу управл емого усилител , выход (k-l)-ro разр да второго рег истра сдпига соединен непосредственно с k-M входом блока коррекции и через слог овый фильтр с информационным входом утгравл емого усилутел , выход которого соединен с входом компандера, информационный вход амплитудно-импульсного модул тора прдключен к выходу k-ro разр да первого регистра сдвига.
2. Дельта-декодер по п.I, о т л и чающийс тем, что блок коррекции выполнен на k резисторах, шине нулевого потенциала и k ключах, информационные входы которых подключены к шине нулевого потенциала, управл ющие Входы первого - k-ro ключей вл ютс соответственно первым - k-M входами блока, выходы первого - k-ro ключей через одноименные резисторы подключены к выходу блока.
Фие.2
lJlJlJlЛJlJlJггLГ
S-L
Фив,3
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864118478A SU1392619A1 (ru) | 1986-09-17 | 1986-09-17 | Дельта-декодер |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864118478A SU1392619A1 (ru) | 1986-09-17 | 1986-09-17 | Дельта-декодер |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1392619A1 true SU1392619A1 (ru) | 1988-04-30 |
Family
ID=21256937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864118478A SU1392619A1 (ru) | 1986-09-17 | 1986-09-17 | Дельта-декодер |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1392619A1 (ru) |
-
1986
- 1986-09-17 SU SU864118478A patent/SU1392619A1/ru active
Non-Patent Citations (1)
Title |
---|
ТИИЭР,1967,т.55,3,с.64,фиг.5. Труды НИИР, 1985, № 1, с.65, рис.1. Труды НИИР, 1985, № 4, с.83, рис.2. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB1535219A (en) | Method and apparatus for error reduction in digital information transmission system | |
CA2179235A1 (en) | Built-in test scheme for a jitter tolerance test of a clock and data recovery unit | |
MX9605977A (es) | Sistema de transporte de alta velocidad. | |
DE3370219D1 (en) | Digital data detecting apparatus | |
US5457714A (en) | Software controlled adaptive delta modulator | |
SU1392619A1 (ru) | Дельта-декодер | |
EP0230310A3 (en) | Velocity error correcting circuit | |
JPS6448581A (en) | Time axis corrector | |
CA2161609A1 (en) | Digital signal recording apparatus | |
NO159050C (no) | Regenerator for digitale signaler med kvantisert tilbakekobling. | |
JPS62287717A (ja) | デイジタル・アナログ変換回路 | |
GB1445959A (en) | Delte modulation decoding apparatus | |
GB1400784A (en) | Shift register | |
GB1450923A (en) | Data transmission systems | |
SU1314385A1 (ru) | Устройство дл фазовой синхронизации канала воспроизведени аппарата цифровой магнитной записи | |
WO1990003695A3 (de) | Verfahren und vorrichtung zur wandlung des abtastsignals eines analogen eingangssignals | |
SU1451866A1 (ru) | Дельта-сигма-кодер | |
JPS6023761Y2 (ja) | 遅延変調回路の位相制御回路 | |
SU1378063A1 (ru) | Кодек адаптивного дельта-модул тора | |
SU1149396A1 (ru) | Устройство дл адаптивной дельта-модул ции | |
SU1285503A1 (ru) | Устройство дл квантовани видеосигналов | |
JPS6444998A (en) | Frequency shifter | |
DE59209132D1 (de) | Verfahren zur digitalen Nachrichtenübertragung | |
EP0374794A3 (en) | Digital transmitting/receiving apparatus using buffer memory to eliminated effects of jitter | |
ATE257990T1 (de) | Serieller frequenzumsetzer mit tolerierung von jitter an der nutzlast |