SU1383506A1 - Converter of position code to subtraction by modulus - Google Patents

Converter of position code to subtraction by modulus Download PDF

Info

Publication number
SU1383506A1
SU1383506A1 SU864140296A SU4140296A SU1383506A1 SU 1383506 A1 SU1383506 A1 SU 1383506A1 SU 864140296 A SU864140296 A SU 864140296A SU 4140296 A SU4140296 A SU 4140296A SU 1383506 A1 SU1383506 A1 SU 1383506A1
Authority
SU
USSR - Soviet Union
Prior art keywords
modulo
input
converter
decoder
inputs
Prior art date
Application number
SU864140296A
Other languages
Russian (ru)
Inventor
Николай Иванович Червяков
Николай Иванович Швецов
Александр Павлович Болтков
Александр Владимирович Шахов
Original Assignee
Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября filed Critical Ставропольское высшее военное инженерное училище связи им.60-летия Великого Октября
Priority to SU864140296A priority Critical patent/SU1383506A1/en
Application granted granted Critical
Publication of SU1383506A1 publication Critical patent/SU1383506A1/en

Links

Landscapes

  • Complex Calculations (AREA)

Abstract

Изобретение относитс  к вычислительной технике и может быть использовано в устройствах контрол  по модулю и сопр жени . Целью изобретени   вл етс  расширение области применени  за счет возможности работы по произвольному основанию позиционной системы счислени . Поставленна  цель достигаетс  тем, что преобразователь позиционного кода в вычет по модулю, содержащий регистр 1 сдвига, группу элементов И 3, регистр. 4, блок 5 умножени  по модулю, накапливающий сумматор 7 по модулю, содержит дешифратор 2 и блок 6 умножени  по модулю с соответствующими св з ми. 2 ил.The invention relates to computing and can be used in modular and conjugation control devices. The aim of the invention is to expand the scope of use due to the possibility of working on an arbitrary base of the positional number system. The goal is achieved by the fact that the converter of the positional code into a modulo deduction, containing the shift register 1, the group of elements I 3, the register. 4, the multiplication unit 5, modulo, accumulating the modulator adder 7, contains the decoder 2 and the multiplication unit 6 modulo with the appropriate links. 2 Il.

Description

елate

Од 00 ОАЭ О1Od 00 UAE O1

«Ve/"Ve /

Изобретение относитс  к вычислительной технике и может .быть использовано дл  получени  вычетов системы остаточных классов от чисел с q-м ос- , нованием в устройствах контрол  по модулю и сопр жени .The invention relates to computing and can be used to derive residues of a system of residual classes from numbers with a q-m base in modular and conjugation control devices.

Целью изобретени   вл етс  расширение области применени  за счет возможности работы по п;Е оизвольному ос- to кованию позиционной системы счислени . На фиг. 1 представлена схема преоб- разовател  позиционного кода в вычет по модулю; на фиг. 2 - схема дешифра- тора. 15The aim of the invention is to expand the scope of application due to the possibility of working according to p; E to arbitrary positioning of the number system. FIG. 1 shows the scheme of converting the position code to modulo deduction; in fig. 2 is a decoder circuit. 15

Преобразователь (фиг, 1) содержит - регистр 1 сдвига, дешифратор 2, .группу элементов ИЗ, регистр 4, блоки 5 И 6 умножени  по модулюэ накапливаю™ щий сумматор 7 по модулю, выход 8 пре-20 образовател , вход 9 основани  пози- ционной системы счислени  преобразовател , информационный вход 10 преобразовател .The converter (FIG. 1) contains - a shift register 1, a decoder 2, a group of IZ elements, a register 4, multiply moduloe blocks 5 AND 6 accumulating modulo 7 adder 7, an output 8 of the pre-20 generator, a base input 9 numbering system of the converter, information input 10 of the converter.

Дешифратор (фиг. 2) содержит эле- 25 менты ИЛИ 11 - 13 и элемент И 14 (дл  случа  п тиразр дного основани  позиционной системы).The decoder (Fig. 2) contains the elements OR 11-13 and the element AND 14 (for the case of a pyramidal base of the positioning system).

Регистр 1 сдвига выполн ет сдвиг в сторону младших разр дов на К раз- 30 р довShift Register 1 performs a shift towards the lower order bits of K bits and 30 rows.

,,

где . - ближайшее целое,, меньшее ли- ( бо равноеwhere - the nearest integer, less than- (equal to

Дешифратор 2 преобразует код ве- личины q; основани  позиционной системы счислени  в код количестваThe decoder 2 converts the value code q; base positional number system in the code number

разр дов, необходигфк дл  ее представлени .bits needed to represent it.

Вычисление вычета Ы. системы ос-- таточных классов по модулю Р от позиционного числа А происходит в преобразователе согласно следующей фор-.Calculation of the deduction systems of residual classes modulo P from the position number A occur in the converter according to the following form.

муле:mule:

( (р;м q;)modP)raodP, ,., . J((p; m q;) modP) raodP,,.,. J

  (-1) Г(-1) y

где 3j.. where is 3j ..

А , - разр дна  цифра числа Aj m - разр дность числа А;A, - the digit bit of the number Aj m - the size of the digit A;

р-л, ; (Г; P-qi.rl; (G; P-qi.

Преобразователь работает следующим образом,The converter works as follows

В исходном состо нии в регистр 1In the initial state in the register 1

3535

4545

mod Р, /Зд 1 / qmo.dP;mod P, / rear 1 / qmo.dP;

5050

фратор 2 своими выходами в соответ-- ст.вии с кодом на ег о зходе открывает соответствующие элементы ИЗ, и на одном входе блока 5 умноженн  по модулю Присутствует код младшей цифры А, числа А, а на другом входе - код числа 1 с выхода блока 6 умножени  по модулю. На выходе блока 5 умножени  по модулю присутствует значение младшей группы А:,. На первом этапе преобразовани  накапливающий сумматор 7 по модулю защелкивает значение А, а в регистре 1 происходит сдвиг информации на соответствующее количество разр дов В регистр 4 записываетс  значение ImodP с выхода блока 6. При этом содержимое регистра 4 умножаетс  по модулю Р на qj в блоке 6 и подаетс , с одной стороны, на вход регистра 4 и, с.другой стороны, на один вход блока 5 умножени  по модулю , на другом входе которого присутствует код значени  произведение этих величин (AjQiOmodP присутствует на выходе блока 5 умножени  по модулю.its output 2, in its output in accordance with its turn-out code, opens the corresponding IZ elements, and multiplied modulo at one input of the module. The code of the lower digit A, the number A is present, and at the other input - the code of the number 1 output block 6 multiply by module. At the output of multiplication unit 5, the value of the younger group A:,. At the first stage of conversion, the accumulating adder 7 modulates the value A modulo, and in register 1 the information is shifted by the corresponding number of bits B. Register 4 records the value ImodP from the output of block 6. At the same time, the contents of register 4 are multiplied modulo P by qj in block 6 and is fed, on the one hand, to the input of register 4 and, on the other hand, to one input of multiplication unit 5 modulo, on the other input of which the value code is the product of these values (AjQiOmodP is present at the output of multiplication unit 5 modulo).

0 0

5five

5five

00

На втором этапе в накапливающий сумматор 7 по модулю записываетс  код величины ((A,.,q;) modP+A)modP, в регистре 1 происходит очередной сдвиг информации. В дальнейшем процесс преобразовани  продолжаетс  аналогичным образом оAt the second stage, the modulo code 7 records the magnitude code ((A,., Q;) modP + A) modP, and the next shift of information occurs in register 1. In the future, the conversion process continues in a similar way.

Claims (1)

Формула изобретени Invention Formula Преобразователь позиционного кода .в вычет по модулю, содержащий регистр сдвига, первый блок умножени  по модулю, накапливающий сумматор по модулю, регистр и группу элементов И, причем информационкьЕ вход преобразовател  соединен с входами разр дов регистра сдвига, вь5ход первого блока .умножени  по модулю соединен с входом накапливающего сумматора по МОДУЛЮ; Быход которого  вл етс  выходом преобразовател , о т- л и ч а ю щ и и с   тем, что, с целью расширени  области применени  за счет возможности работы по произвольному основанию позиционной систеThe position code converter. Modulo deduction, containing the shift register, the first unit of multiplication modulo accumulating the modulo adder, the register and the group of elements AND, and the information input of the converter is connected to the inputs of the bits of the shift register, the leading of the first unit multiplied modulo is connected with the input of the accumulating adder on the MODULE; The bypass of which is the output of the converter is about the fact that, in order to expand the scope of application due to the possibility of working on an arbitrary base positional system записано .преобразуемое число А, в ре-,:мь счислени ,- он содержит второй блокThe convertible number A is written, in re -,: numeric, - it contains the second block гйстр 4 - обратна  мультипликативна  умножени  по модулю и дешифратор,bit 4 is the inverse multiplicative multiplication modulo and the decoder, величина 1/q;riodP:, накапливающийпричем.вход основаник позиционнойthe value of 1 / q; riodP: that accumulates at the input of the base positional сумматор 7 по модулю обнулен, насистемы счислени  npeo6pa3orjaTenH соadder 7 modulo zero, numerical system npeo6pa3orjaTenH with вход 9 подан код основани  q;. Деши-единен с входом дешифратора н с .входом первого сомножител  второго.блока умножени  по модулю, выход которого соединен с входом первого сомножител  первого блока умножени  по модулю и с входом регистра, выход которого соединен с входом второго сомножител  второго блока умножени  по модулю, выходы дешифратора соединены с первыми входами соответствующихinput 9 is the code for the base q ;. Ditch is connected to the input of the decoder on the input of the first multiplier of the second multiplication modulo unit, the output of which is connected to the input of the first multiplier of the first multiplication unit modulo and the register input, the output of which is connected to the input of the second multiplier of the second multiplication unit modulo outputs the decoder is connected to the first inputs of the corresponding 2 22 2 11eleven // i Лог./i Log. / элементов И группы, вторые входы которых соединены с выходами соответствующих младши : разр дов регистра сдвига,входы разр дов величины сдвига которого соединены с выходами дешифратора , выходы элементов И группы соединены с входами разр дов второго сомножител  первого блока умножени  по модулю.elements AND groups, the second inputs of which are connected to the outputs of the corresponding lower ones: shift register bits, inputs of the shift magnitudes of which are connected to the outputs of the decoder, outputs of the AND group elements are connected to the inputs of the bits of the second multiplier of the first multiplication unit. ЧH с;with; /J/ J 2 2 -5-five Фиг. 2FIG. 2
SU864140296A 1986-06-20 1986-06-20 Converter of position code to subtraction by modulus SU1383506A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864140296A SU1383506A1 (en) 1986-06-20 1986-06-20 Converter of position code to subtraction by modulus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864140296A SU1383506A1 (en) 1986-06-20 1986-06-20 Converter of position code to subtraction by modulus

Publications (1)

Publication Number Publication Date
SU1383506A1 true SU1383506A1 (en) 1988-03-23

Family

ID=21264923

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864140296A SU1383506A1 (en) 1986-06-20 1986-06-20 Converter of position code to subtraction by modulus

Country Status (1)

Country Link
SU (1) SU1383506A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР № 374596, кл. Н 03 М 7/18, 1970. Авторское свидетельство СССР № 983701, кл, Н 03 М 7/18, 1982. *

Similar Documents

Publication Publication Date Title
US6823000B1 (en) Method and apparatus for optimal dot product calculation
SU1383506A1 (en) Converter of position code to subtraction by modulus
SU1417192A1 (en) Device for computing modulo remainder of binary number
SU1269271A1 (en) Binary code-to-residual class system code converter
SU1515161A1 (en) Multiplication device
RU2012137C1 (en) Device for forming remainder on arbitrary modulus
SU1635193A1 (en) Device for computations in the galois gf(2) field
SU1309258A1 (en) Device for digital processing of signals
SU1734212A1 (en) Device for computing of modulo @@@+1 reminder
SU1226447A1 (en) Multiplying device
SU553622A1 (en) Device to calculate the roots
SU941990A1 (en) Converter of binary numbers to binary-coded decimals
SU1176351A1 (en) Computer converter of information
SU1397919A1 (en) Device for forming modulo remainders
SU1020834A1 (en) Walsh spectrum digital analyzer
SU1267625A1 (en) Device for converting number from residual class system to position code
SU1262480A1 (en) Dividing device
SU779998A1 (en) Code converter
SU1509875A1 (en) Multiplication device
SU1388850A1 (en) Device for modulo p addition and subtraction of numbers
SU1383339A1 (en) Device for modulo m equals two raised to power "n" minus one multiplication
SU1315970A1 (en) Multiplying device
SU1185328A1 (en) Multiplying device
SU1140114A1 (en) Device for scaling numbers in residual system notation
SU1670685A1 (en) Multiplier unit