SU1383484A1 - Устройство дл исправлени ошибок - Google Patents
Устройство дл исправлени ошибок Download PDFInfo
- Publication number
- SU1383484A1 SU1383484A1 SU864058385A SU4058385A SU1383484A1 SU 1383484 A1 SU1383484 A1 SU 1383484A1 SU 864058385 A SU864058385 A SU 864058385A SU 4058385 A SU4058385 A SU 4058385A SU 1383484 A1 SU1383484 A1 SU 1383484A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- exclusive
- output
- error correction
- elements
- Prior art date
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
Изобретение может быть использовано при синтезе высоконадежных многопроцессорных резервированных систем реального времени дл цифрового автоматического управлени . Цель изобретени - повышение ремонтопригодности за счет диагностики неисправностей. Устройство содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 1-3, элемент И 4, входные шины 5-7, выходы 8 и 9 разр дов контрол . Соединение выхода элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 с вторым входом элемента И 4 позвол ет реализовать материальную функцию 2 из 3-х и обеспечить локализацию несоответствующего канала двухразр дным кодом контрол . 1 ил. S
Description
(Л
со
СХ)
со
4
00
; Изобретение относитс к автоматике и I вычислительной технике и может быть исполь i зовано при синтезе высоконадежных многопроцессорных резервированных систем реального времени дл цифрового автоматического управлени .
Целью изобретени вл етс повышение ремонтоприводности за счет диагно- ; стики неисправностей.
I На чертеже показана структурна схема устройства.
Устройство дл исправлени ошибок содержит первый 1, второй 2 и третий 3 эле- I менты ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент I И 4, выход которого соединен с первым вхо- |дом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1, первые входы второго и третьего I элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соеди- ; нены соответственно с первой 5 и второй 6 ; входными шинами, а треть входна шина 7 соединена с вторыми входами всех элемен- : тов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго I элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 2 соединен с первым входом элемента И 4, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 3 соединен с вторым входом элемента И 4. Выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3 реализуют выходы 8 и 9 разр дов контрол . Выход элемента ИСКЛЮЧАЮ- ; ЩЕЕ ИЛИ 1 реализует мажоритарный ; выход 10 устройства.
; Устройство реализует функции Af j (а ф с) (в ф с) ф с; Ki а ф с; Кг 1 в ф с, где М - мажоритарна функ- :ци от входных а, в, с, сигналов; Ki, К2 - ; первый и второй разр ды контрольного кода I номера отказавшего канала, и работает сле- :дуюш,им образом.
При наличии на информационных входах 5-7 oдинa oвoй информации в виде логических «О или «1 на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 2 и 3 формируютс сигналы, соответствующие логическому «О, с выхода элемента И 4 на первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1 поступает «О, обеспечивающий прохождение на мажоритарный выход 10 устройства логического сигнала, поступившего на его
0
5
0
5
0
третий вход 7. На двухразр дный контрольный выход 8 и 9 устройства поступает код 00, показывающий отсутствие несоответстви в информационных входных каналах.
При несоответствии информации на одном из входов 5 или 6 устройства двум остальным на мажоритарный выход 10 проходит информаци , поступающа на вход 7 устройства , а на двухразр дный выход 8 и 9 контрол соответственно код 01 или 10, указывающий номер канала, информаци в котором отлична от двух остальных.
При несоответствии информации на третьем входе 7 устройства на выходах элементов 2 и 3 формируетс код 11, поступающий на контрольные выходы 8 и 9 устройства , с выхода элемента И 4 на вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 1 поступает «1, при которой на мажоритарном выходе 10 устройства формируетс сигнал, инверсный поступающему на вход 7, т.е. соответствующий сигналу, поступившему на большинство входов.
Таким образом, предлагаемое мажоритарное логическое устройство реализует мажоритарную функцию 2 из 3-х и обеспечивает локализацию несоответствующего канала двухразр дным кодом контрол .
Claims (1)
- Формула изобретениУстройство дл исправлени ошибок, содержащее первый, второй и третий элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и элемент И, выход которого соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первые входы второго и третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первой и второй входными щинами, а треть входна щина соединена с вторыми входами всех элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выход второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с первым входом элемента И, отличающеес тем, что, с целью повышени ремонтопригодности путем диагностики неисправностей, выход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с вторым входом элемента И.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864058385A SU1383484A1 (ru) | 1986-04-16 | 1986-04-16 | Устройство дл исправлени ошибок |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864058385A SU1383484A1 (ru) | 1986-04-16 | 1986-04-16 | Устройство дл исправлени ошибок |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1383484A1 true SU1383484A1 (ru) | 1988-03-23 |
Family
ID=21234343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864058385A SU1383484A1 (ru) | 1986-04-16 | 1986-04-16 | Устройство дл исправлени ошибок |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1383484A1 (ru) |
-
1986
- 1986-04-16 SU SU864058385A patent/SU1383484A1/ru active
Non-Patent Citations (1)
Title |
---|
Оберман Р. М. М., Счет и счетчики, - М.: Радио и св зь, 1984. Авторское свидетельство СССР № 868841, кл. G 11 С 29/00, 1978. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1383484A1 (ru) | Устройство дл исправлени ошибок | |
DE3787045D1 (de) | Fehlertolerantes datenverarbeitungssystem. | |
EP0268342A1 (en) | Coordination of processing elements in a multiprocessor computer | |
SU858024A1 (ru) | Аналого-цифровой микропроцессор | |
SU898633A1 (ru) | Мажоритарное устройство | |
SU1410048A1 (ru) | Устройство сопр жени вычислительной системы | |
SU978351A1 (ru) | Восстанавливающее логическое устройство | |
SU363229A1 (ru) | Резервированное устройство системы автоматического управления | |
SU1136168A1 (ru) | Устройство дл контрол информации по модулю два | |
SU1441483A1 (ru) | Устройство дл кодировани информации | |
SU987574A1 (ru) | Цифровой привод | |
SU519863A1 (ru) | Трехканальное мажоритарное резервированное логическое устройство | |
SU892444A2 (ru) | Устройство приоритета | |
SU834933A1 (ru) | Многоканальный счетчик импульсов | |
SU970702A1 (ru) | Трехканальное устройство мажорировани | |
SU1124309A1 (ru) | Устройство дл распределени заданий процессорам | |
SU752470A2 (ru) | Шифратор | |
SU1552172A1 (ru) | Устройство дл поиска чисел в заданном диапазоне | |
SU839059A1 (ru) | Логическое резервированное устройство | |
SU620042A1 (ru) | Резервированное устройство | |
SU1249501A1 (ru) | Струйное устройство совпадени | |
SU1174917A1 (ru) | Устройство дл ввода информации | |
SU666984A1 (ru) | Микропрограммное устройство управлени | |
SU819963A1 (ru) | Трехканальное мажоритарное резерви-POBAHHOE лОгичЕСКОЕ уСТРОйСТВО | |
SU696624A1 (ru) | Устройство дл контрол качества передачи телеграмм |