SU1383467A1 - Формирователь импульсов - Google Patents

Формирователь импульсов Download PDF

Info

Publication number
SU1383467A1
SU1383467A1 SU864132960A SU4132960A SU1383467A1 SU 1383467 A1 SU1383467 A1 SU 1383467A1 SU 864132960 A SU864132960 A SU 864132960A SU 4132960 A SU4132960 A SU 4132960A SU 1383467 A1 SU1383467 A1 SU 1383467A1
Authority
SU
USSR - Soviet Union
Prior art keywords
output
outputs
inputs
power supply
control unit
Prior art date
Application number
SU864132960A
Other languages
English (en)
Inventor
Абрам Иосифович Гольдшер
Павел Аркадьевич Дик
Алексей Иванович Лашков
Владимир Яковлевич Стенин
Original Assignee
Московский Инженерно-Физический Институт
Предприятие П/Я А-3562
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Московский Инженерно-Физический Институт, Предприятие П/Я А-3562 filed Critical Московский Инженерно-Физический Институт
Priority to SU864132960A priority Critical patent/SU1383467A1/ru
Application granted granted Critical
Publication of SU1383467A1 publication Critical patent/SU1383467A1/ru

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

Изобретение относитс  к области импульсной техники и может быть использовано дл  формировани  многоуровневых импульсов управлени . Фор- мирователь импульсов содержит ключевые элементы 4, 9-12, выходные каналы 1, 3, шины 2, 5, 13, 14, 19 источника питани , блок 6 управлени , блок 7 задани  режима, блок 8 согласовани , диоды 15-18, общую шину 20 источника питани . Формирователь импульсов имеет расширенные функциональные возмож

Description

Л/вв)
00 00
со
4iik
О5
vj
bmrt
ности, повьшенную помехоустойчивость за счет получени  выходных импульсов новой формь) и новых уровней, а также
повьппенную стабильность соотношени  временных параметров информационных сигналов. 2 ил.
I1
Изобретение относитс  к импульсной :технике и может быть использовано дл  Сформировани  многоуровневых импульсов I управлени .
: Цель изобретени  - расширение функциональных возможностей, повьше- ние помехоустойчивости за счет полу- Учени  выходных импульсов новой :и новых уровней, а также повышение :стабильности соотношени  временных :параметров информационных сигналов. ; На фиг.1 представлена принципиаль- :на  электрическа  схема устройства на фиг.2 - временные диаграммы сигна- ;лов а - на входах устройства; S - на выходе устройства (сплошной линией : показана диаграмма всжодного напр же- 1ни  в режиме с посто нным уровнем на- |коплени , пунктирной линией - в режи- |ме с линейно-измен ю1димс  уровнем накоплени ); Ь - на четвертой шине ;Источника питани  дл  обеспечени  ли- нейно-измен ющегос  уро вн  накоплени  .
Формирователь импульсов содержит ;первый выходной канал 1, первую шину 2 источника питани , второй выход- :ной канал 3 первый ключевой элемент 4, вторую шину 5 источника питани , блок 6 управлени , блок 7 задани  ре- жима, блок 8 согласовани , второй 9, третий ,10, четвертый 11, ц тый 12 ключевые элементы, третью 13 и четвертую 14 шины источника питани , диоды 15 - 18, п тую 19 и общую 20 шины источника питани .
При этом выход ззьпсодного канала 1 соединен с выходом формировател  импульсов и с общим выводом выходного канала 3. Общий вывод выходного кана- ла 1 соединен с первой шиной 2 источника питани , первый вьшод ключевого элемента 4 соединен с второй шиной 5 источника питани , с общим выводом блока 8 согласовани  и с выходом выходного канала 3, первые выводы ключевых элементов 9 и 11 соединены с третьей шиной 13, а первые выводы ключевых элементов 10 и 11 - с чет- вертой шиной 14 источника питани , первый и второй выходы блока 8 согласовани  соединены соответственно с входами выходного канала 3 и ключевого элемента 4, вторые выводы ключевых элементов 11 и 12 соединены с выходом устройства через диоды 15 и 16 соответственно , выход выходного канала 1 соединен с первым выходом блока 6 управлени , с первым выходом блока 7 задани  режимов, с вторым выводом ключевого элемента 4 и через диоды 17 и 18 - соответственно с вторыми выводами ключевых элементов 9 и 10, второй, третий, четвертый, п тый, шестой выходы блока 6 управлени  подключены соответственно к входам управлени  выходного канала 3 и ключевых элементов 9 - 12, седьмой и восьмой выходы блока 6 управлени  соединены соответственно с первым и вторым входами блока 8 согласовани , первый, второй и третий входы устройства соединены с соответствующими входами блока 6 управлени , четвертьм и п тый входы которого соединены соответственно с вторым и третьим выходами блока 7 задани  режима, выход питани  и общий вывод которого соединены соответственно с п той шиной 19 и общей шиной 20 источника питани .
Блок 6 управлени  содержит инвертор 21, элемент И-НЕ 22, элемент ИЛИ 23, транзисторы 24 - 28, диоды 29-32.
.Блок 7 задани  режима содержит транзисторы 33 - 44, резистор 45 и конденсатор 46.
Блок 7 задани  режима формирует на втором и третьим выходах стабилизированные токи, необходимые дл  обеспечени  электрического режима
блока 6 управлени . Блок 6 в зависи- мости от комбинации логических сигналов на первом, втором и третьем входах организует необходимые токовые сигналы на первом - восьмом выходах, исключающие протекание сквозных токов через выходные каналы 1 и 3 и ключевые элементы 4, 11 и 12, а также обеспечивающие требуемые временные диаграммы формировател  импульсов.
Формирователь импульсов работает следующим образом.
При нулевых логических сигналах на первом и втором входах формирова- тел  (независимо от состо ни  на его третьем входе) выходные токи блока 6 на выходах с второго по седьмой равны нулю, а на первом и восьмом - принимают требуемые ненулевые значени . Ключевые элементы 9-12 оказьгеаютс  запертыми, так как на их управл ющих входах присутствуют запирающие сигналы . На второй вход блока 8 согласований поступает единичньш токовый сиг- нал, в результате на его первом и втором выходах по вл ютс  низкие по- тенциальные уровни по отношению к напр жению на второй шине 5 источника питани , которые обеспечивают быстрое и надежное запирание выходного канала 3 и ключевого элемента 4. Токовый сигнал на первом выходе блока 6 обеспечивает рост потенциала на входе выходного каскада 1 до тех пор, пока не наступает ограничение (отпираетс  диод Шрттки, шунтирующий коллекторньй переход транзистора в выходном канале 1). Выходной потенциал фиксируетс  на уровне, практически равном напр - жению на первой шине 2 источника питани  и называемом уровнем обогаще-t
«  osorПри поступлении на второй вход формировател  импульсов единичного логического сигнала в момент времени ti (фиг.2а) на третьем и п том выходах блока 6 управлени  по вл ютс  соответствующие ненулевые токи,, которые перевод т ключевые элементы 9 и 11 в открытое состо ние. При этом диоды 15 и 17 также открываютс . За счет соответствующего выбора величин режимных токов на третьем и п том выходах блока 6 обеспечиваетс  более, быстрое изменение (уменьшение) потенциала на входе выходного канала 1 (через ключевой элемент 9 и открытый диод 17) чем на выходе устройства
(через ключевой элемент 1 1 и тжчч 15), В этом случае выxoди(н кпнпт 1 находитс  с запертом состо нии, и сквозной ток не возникает. К.оне 1иос значение выходного потенциала определ етс  напр жением на третьей тине 13 источника питани  и остаточными напр жени ми на диоде .15 и ключевом элементе 11 и соответствует уровню обеднени , .
Если в момент времени t на первы вход формировател  импульсов подаетс единичный логический сигнал, а на его третьем входе установлен также единичньш логический сигнал (фиг.Zen) то при t t2 на первом и восьмом выходах блока 6 токи уменьшаютс  до нул , а на втором и седьмом выходах устанавливаютс  заданные ненулевые токи . При этом сначала на втором, а спуст  некоторое врем  и на первом выходе блока 8 согласовани  по вл ютс  потенциалы, обеспечивающие отпирание соответственно выходного канала 3 и ключевого элемента 4. В конце Переходного процесса на выходе формировател  устанавливаетс  потенциал , определ емый напр жением на второй шине 5 источника питани  и соответствуюш 1Й верхнему уровню переноса , и перец (фиг. 28). Если на первый вход формировател  вновь подаетс  сигнал логического нул , то происходит обратное переключение выходного напр жени  на уровень обеднени ,
и
Если при наличии на первом входе формировател  единичного логического сигнала на второй и третий входы одновременно в момент t-) (фиг.2а) подаютс  нулевые логические сигналы (строгое совпадение сигналов во времени не  вл етс  об зательным), то на втором, третьем, п том и седьмом выходах блока 6 управлени  устанавливаютс  нулевые токовые сигналы, а на остальных выходах - соответствующие ненулевые. При этом выходной канал 3 и ключевые элементы 4, 9 и 11 закрываютс , а ключевые элементы 10 и 12 отпираютс . На входе, выходного канала 1 формируетс  положительный перепад напр жени , который передаетс  на выход формировател . При достижении на входе выходного канала 1 напр жени , установленного на четвертой шине 14 источника питани  и соответствующего уровню накоплени ,
открываетс  днод 18, и ток с перного выхода блока 6 ответвл етс  в открытый четвертый ключевой элемент 10. Рост потенциала прекращаетс , на выходе устанавливаетс  уровень накоплени  (фиг,25) . Пр(и необ- ходимости уровень накоплени  можно измен ть, например, по линейному за- ;кону. В этом случае напр жение на четвертой шине 14 дохокно измен тьс  IB соответствии с заданным законом, |а на выходе преобразовател  сигнал (будет измен тьс , как показано пунк- |тирной линией на фиг.2&. I При по влении в момент времени , |единичного логического сигнала на Ь ретьем входе формировател , на первом и восьмом выходах блока 6 токи выключаютс , а на втором и седьмом по вл ютс . Переключение происходит ак и при переходе с уровн  обеднени ( на уровень переноса: ток нагрузки Ьротекает через выходной канал 3. Если при переключении сигналов на втором и третьем входах из единичног логического состо ни  в нулевое на tiepBOM входе установлен нулевой логи еский У1)овень, то на выходе происходит переключение с уровн  обеднени  йа уровень обогащени , при этом ток Нагрузки протекает от первой шины 2 Источника питани  через выходной канал 1.
: Блок 6 управлени  работает следующим образом.
При нулевых логических сигналах ha первом и втором входах на базах транзисторов 24 и 25 устанавливаютс  высокие потенциалы, и транзисторы оказываютс  запертыми, поскольку потенциал на их эмиттерах фиксирован Пр мосмещенными диодами 29 и 30. На третьем - шестом выходах блока 6 управлени  токи нулевые. Нулевой логический уровень на базе транзистора 27 приводит к запиранию транзистора 26, так как потенциал его базы фиксирован диодом 30. В результате на втором и седьмом выходах блока 6 управлени  токи также отсутствуют, а на первом и восьмом - определ ютс  соответствующим входным током блока 6 управлени  и соотношением площадей коллекторов транзистора 27 ,.. Транзистор 28, который идентичен по характе ристикам транзистору 27, может находитьс  либо в отсечке (при единичном сигнале п  третьем входе блока 6),
0
5
0
либо в активной области (при нулевом сигнале на третьем входе). В обоих случа х он практически не вли ет на выходные токи блока 6 управлени . Элемент ИЛИ 23 обеспечивает лишь усиление входного тока.
Если напр жение на первой шине 2 источника питани  отрицательное, то диод 31 открыт, и ток на вход выходного канала 1 протекает от первого выхода блока 6 управлени . Если на первой шине 2 напр жение положительное , то диод 31 запираетс , и ток на вход выходного канала 1 протекает от первого выхода блока 7 задани  режима . В результате св зь первого выхода блока 7 с входом выходного ка нала 1 позвол ет расширить диапазон регулировки уровн  обогащени  в область положительных значений напр жени  относительно общей шины 20,
Если на второй вход подан сигнал логической единицы, а на первый 5 вход - нулевой сигнал, то открыты транзисторы 25 и 27, обеспечивающие протекание соответствующих выходных токов блока 6 управлени .
Если на всех входах блока 6 управлени  установлены единичные логические сигналы, то выходные токи определ ютс  транзисторами 25 и 26, наход щимис  в активном режиме (остальные транзисторы заперты).
При нулевых сигналах на втором и третьем входах и единичном сигнале на первом входе на обоих входах элемента И-НЕ 22 - единицы.-В итоге транзисторы 24 и 28 открыты, а остальные транзисторы запираютс .
Наконец, если на втором входе установлен нулевой сигнал, а на других входах - единичные, то в открытом осто нии наход тс  транзисторы 24 и 26.
Диоды 31 и 32 исключают насьш1ение транзисторов 27 и 28 в случае, если потенциал на первом выходе блока 6 управлени  оказываетс  положительным.
0
5
0
5

Claims (1)

  1. Формула изобретени 
    Формирователь импульсов, содержащий первый ключевой элемент, два выходных канала, два информационных входа, первьш вывод первого выходного канала соединен с первой шиной источника питани , второй вывод первого выходного канала соединен с выходом
    устройства и с первым выводом второго выходного канала, второй вывод которого соединен с второй шиной источника питани , отличающийс  тем, что, с целью расширени  функциональных возможностей и повьппени  помехоустойчивости , в него введены блок управлени , третий информационньй вход, блок задани  режима, блок сог- ларовани , второй, третий, четвертьй и п тьй ключевые элементы, причем первые выводы второго и третьего ключевых элементов соединены с третьей шиной источника питани , первые вы- воды четвертого и п того ключевых элементов соединены с четвертой шиной источника питани , первый вывод первого ключевого элемента и общий вьгоод блока согласовани  соединены с второй шиной источника питани , первьй и второй выходы блока согласовани  соединены соответственно с входами второго выходного канала и первого ключевого элемента, вторые вьшоды третьего и п того ключевых элементов соединены с выходом устройства через первьй и второй диоды
    а
    соответственно, второй вывод первого ключевого элемента соединен с входом первого выходного канала, с первыми выходами блока управлени  и блока задани  режима и через третий и четвертьй диоды соответственно - с вторыми выводами второго и четвертого ключевых элементов, второй, третий, четвертьй, п тьй, шестой выходы блока управлени  соединены соответственно с входами второго выходного канала, второго, четвертого, третьего, п того ключевых элементов, седьмой и восьмой выходы блока управлени  соединены соответственно с первым и вторым входами блока согласовани , первьй, второй и третий информационные входы устройства соединены с соответствующими первым, вторым и третьим входами блока управлени , четвертьй и п тьй входы которого соединены соответственно с вторым и третьим выходами блока задани  режима, вывод питани  и общий вывод которого соединены соответственно с п той и общей шинами источника питани .
SU864132960A 1986-10-09 1986-10-09 Формирователь импульсов SU1383467A1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU864132960A SU1383467A1 (ru) 1986-10-09 1986-10-09 Формирователь импульсов

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU864132960A SU1383467A1 (ru) 1986-10-09 1986-10-09 Формирователь импульсов

Publications (1)

Publication Number Publication Date
SU1383467A1 true SU1383467A1 (ru) 1988-03-23

Family

ID=21262256

Family Applications (1)

Application Number Title Priority Date Filing Date
SU864132960A SU1383467A1 (ru) 1986-10-09 1986-10-09 Формирователь импульсов

Country Status (1)

Country Link
SU (1) SU1383467A1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Федоров Б.Г., Телец В.А., Дег- т ренко В.Т. Микроэлектронные.цифро- аналоговые и аналого-цифровые преобразователи. - М.: Радио и св зь, 1984, с.47. Авторское свидетельство СССР № 1190493, кл. Н 03 К 5/01, 1984. *

Similar Documents

Publication Publication Date Title
US7196436B2 (en) Solid state relay for switching AC power to a reactive load and method of operating the same
KR100560703B1 (ko) 정전류회로
JP2669866B2 (ja) 発振回路
SU1383467A1 (ru) Формирователь импульсов
US4051428A (en) Current control circuit with current proportional circuit
US4908857A (en) Isolated drive circuit
US3441831A (en) Dc to ac converter
US3515904A (en) Electronic circuits utilizing emitter-coupled transistors
SU1363439A1 (ru) Каскодный усилитель
RU1780156C (ru) Формирователь бипол рных сигналов
SU1173545A1 (ru) Транзисторный ключ
SU1661973A2 (ru) Блокинг-генератор
RU2160957C2 (ru) Устройство импульсно-фазового управления
SU1477426A1 (ru) Устройство дл электроанальгезии
SU892723A1 (ru) Удлинитель импульсов
SU1192118A1 (ru) Одновибратор
SU1698964A1 (ru) Амплитудный формирователь
SU478441A1 (ru) Быстродействующий логический элемент или-и-не
RU2329593C1 (ru) Преобразователь однополярных сигналов в разнополярные
SU845284A1 (ru) Транзисторный ключ
SU470044A1 (ru) Устройство дл генерировани управл ющих напр жений дл полупроводниковых приборов
SU1401573A1 (ru) Триггер В.И.Турченкова с регулируемым гистерезисом
SU1614104A1 (ru) Формирователь импульсов
SU1405113A1 (ru) Транзисторный ключ
SU1218458A1 (ru) Транзисторный ключ