SU1383392A1 - Device for computing signal spectrum - Google Patents
Device for computing signal spectrum Download PDFInfo
- Publication number
- SU1383392A1 SU1383392A1 SU864130311A SU4130311A SU1383392A1 SU 1383392 A1 SU1383392 A1 SU 1383392A1 SU 864130311 A SU864130311 A SU 864130311A SU 4130311 A SU4130311 A SU 4130311A SU 1383392 A1 SU1383392 A1 SU 1383392A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- output
- input
- inputs
- converter
- synchronizer
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- General Physics & Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Theoretical Computer Science (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Изобретение относитс к анализаторам частотного спектра сигналов и может быть использовано дл обработки сигналов. Цель изобретени - упрощение устройства. Поставленна цель достигаетс за счет того, что в состав устройства вход т аналого-цифровой преобразователь 1, блок регистров 2, генераторы синусных и косинусных функций 3 и 4, умножители 5 и 6, интеграторы 7 и 8, функциональный преобразователь 9 вида K/NVX--fY (rfle К - константа, N - размер преобразовани ), аналого-цифровой преобразователь 10, генератор тактовых импульсов 11, синхронизатор 12, коммутатор 13 и соответствующие св зи между узлами устройства . 1 ил.The invention relates to frequency spectrum signal analyzers and can be used for signal processing. The purpose of the invention is to simplify the device. The goal is achieved due to the fact that the device includes an analog-to-digital converter 1, a block of registers 2, generators of sine and cosine functions 3 and 4, multipliers 5 and 6, integrators 7 and 8, a functional converter 9 of the form K / NVX- -fY (rfle K is a constant, N is a conversion size), analog-to-digital converter 10, clock generator 11, synchronizer 12, switch 13, and the corresponding communications between device nodes. 1 il.
Description
Вык.ГVy.G
(О(ABOUT
(Л(L
Вьл.Г Vl.G
BblA.ZBblA.Z
со ооwith oo
00 0000 00
со гоfrom th
ЗапусиRun
Изобретение относитс к анализаторам частотного спектра сигналов и может быть использовано дл обработки сигналов.The invention relates to frequency spectrum signal analyzers and can be used for signal processing.
Цель изобретени - упрощение устройства за счет увеличени верхней граничной частоты анализируемого .спектра.The purpose of the invention is to simplify the device by increasing the upper cut-off frequency of the analyzed spectrum.
На чертеже представлена функциональна схема устройства.The drawing shows the functional diagram of the device.
Устройство содержит входной аналого- цифровой преобразователь (АЦП) 1, блок 2The device contains an input analog-to-digital converter (ADC) 1, block 2
«Вх.З и «Вх.4 подаютс сигналы с интег- ратов 7 и 8 данного устройства, а входы «Вх.1 и «Вх.2 служат дл расширени функциональных возможностей устройства. Если входной сигнал UBX. действительный, на входы «Вх.1 и «Вх.2 подаетс нулевой , уровень напр жени . Если же входной сигнал комплексный вида UBX Z + jZj, дл его обработки необходимы два предлагаемых устройства, каждое из которых обрарегистров пам ти (входных отсчетов), гене- Ю батывает соответствующую квадратурнуюThe “H.R. and“ H.L.4 ”signals are supplied from the integers 7 and 8 of this device, and the“ In1 and ”H.2 inputs are used to expand the functionality of the device. If the input signal is UBX. real, to the inputs of "In. 1 and" In. 2, a zero, voltage level is applied. If the input signal is complex, UBX Z + jZj, two proposed devices, each of which are memory registers (input samples), are generated, which is generated by the corresponding quadrature
раторы синусных 3 и косинусных 4 функций , умножители 5 и 6, интеграторы 7 и 8, функциональный преобразователь 9 видаrators of sine 3 and cosine 4 functions, multipliers 5 and 6, integrators 7 and 8, functional converter 9 of the form
составл ющую сигнала, и выходы «Вых.1 и «Вых.2 одного устройства подключаютс соответственно к входам «Вх.1 и «Вх.2 другого устройства.the signal component, and the outputs "Out1 and" Out.2 of one device are connected respectively to the inputs "Bx.1 and" Bx.2 of another device.
- V Y (где X - разность сигналов по Таким образом, функциональный преоб- г о ч/разователь 9 вычисл ет модуль комплексК- V Y (where X is the difference of the signals by So, the functional transducer / distributor 9 calculates the complex complex
-7 у 1 -р 1у -7 from 1 to 1
входам «Вх.4 и «Вх. Y - сумма сигналов по входам «Вх.Ь и «Вх.З), выходной АЦП 10, генератор 11 тактовых импульсов (ГТИ), синхронизатор 12 и коммутатор 13.inputs "In 4 and" In. Y is the sum of the signals at the inputs “Вх.Ь and“ Вх.З), the output ADC 10, the generator 11 clock pulses (GTI), the synchronizer 12 and the switch 13.
Устройство работает следующим образом.The device works as follows.
По сигналу «Запуск, поступающему на синхронизатор 12, обнул ютс интеграторы 7 и 8 и разрешаетс запоминание выборок входного сигнала Uex с АЦП 1 в блок 2 регистров входных отсчетов. Одновременно синхронизатор 12 подключает через коммутатор 13 входной сигнал UBX к входу интегратора 8. С выхода интегратора 8 сигнал через функциональный преобразователь 9 поступает на АЦП 10, где преобразуетс вOn a "Run" signal sent to synchronizer 12, integrators 7 and 8 are zeroed in and the selection of the input signal Uex from the A / D converter 1 is enabled in block 2 of the input sample registers. At the same time, the synchronizer 12 connects through the switch 13 an input signal UBX to the input of the integrator 8. From the output of the integrator 8, the signal through the functional converter 9 is fed to the A / D converter 10, where it is converted to
ного числаa good number
V(n) Х(п) + j,(n), где V(n) - п- гармоника входного сигнала; Х(п) - действительна часть: V (n) X (p) + j, (n), where V (n) is the harmonic of the input signal; X (n) - the valid part:
X(n)|(Zan) Z.(n)sin) Y(n) - мнима часть; „ ,X (n) | (Zan) Z. (n) sin) Y (n) is the imaginary part; „,
Y (п) 2 (Zs(n) (n) sin 1Y (p) 2 (Zs (n) (n) sin 1
2пп2pp
2525
Выход функционального преобразовател 9 соединен с входом АЦП 10, который с частотой f2/N (где fa - частота выборки значений из блока 2 регистров входных отсчетов ) преобразует сигнал с выхода функционального преобразовател 9 в цифроцифровой код. Этот код поступает на выход о код. Полученный цифровой код пред«Вых .З устройства в качестве нулевой гармоники входного сигнала.The output of the functional converter 9 is connected to the input of the A / D converter 10, which with frequency f2 / N (where fa is the sampling frequency of values from block 2 of the input sample registers) converts the signal from the output of functional converter 9 into a digital-digital code. This code goes to the output of the code. The resulting digital code before the "Out. For the device as a zero harmonic input signal.
После запоминани N отсчетов входного сигнала и вычислени нулевой .гармоники синхронизатор 12 переключает коммутатор 13 и подключает к входу интегратора 8 выход умножител 6. Одновременно с этим синхронизатор формирует адрес дл выборки из блока 2 регистров входных отсчетов первого значени и управл ющий код а (завис щий от номера выбираемого значени ) дл формировани в генераторах синусной 3 и косинусной 4 функции соответствующих значений sin а и cos ос. Цифровой код из блока 2 регистров входных отсчетов поступает на умножители 5 и 6, с которых входной отсчет, умноженный на соответствующие значени синуса и косинуса, поступает на интеграторы 7 и 8. Таким образом , после выборки из блока 2 регистров входных отсчетов значений на выходах «ВыхЛ и «Вых.2 устройства наход тс сигналы , пропорциональные значени мAfter storing the N samples of the input signal and calculating the zero harmonic, the synchronizer 12 switches the switch 13 and connects the output of the multiplier 6 to the input of the integrator 8. At the same time, the synchronizer generates an address for selecting the first value sample samples from the first value register 2 and the control code a (dependent from the number of the selected value) to form in the generators sine 3 and cosine 4 functions of the corresponding values of sin a and cos c. The digital code from block 2 of the input sample registers goes to multipliers 5 and 6, from which the input sample multiplied by the corresponding sine and cosine values goes to integrators 7 and 8. Thus, after selecting from the block 2 input sample counts, the values at the outputs Out and Out 2 of the device are signals proportional to the values
H-L2лКпH-L2lKp
g(K)sinи2X (K)cosЖng (K) sin2X (K) cosЖn
ставл ет собой значение соответствующей гармоники входного сигнала и поступает на выход «Вых.З устройства. После этого синхронизатор 12 обнул ет интеграторы, и начинаетс процесс вычислени следующейis the value of the corresponding harmonic of the input signal and is fed to the output of the OUT of the device. After this, synchronizer 12 has zeroed the integrators, and the process of calculating the next
ос гармоники. Врем вычислений зависит от частоты дискретизации входного сигнала fi, от частоты выборки значений входного сигнала из пам ти fz, от числа вычисл емых гармоник и от числа точек, по которым ведетс вычисление N.wasps harmonics. The computation time depends on the sampling frequency of the input signal fi, on the sampling frequency of input signal values from the memory fz, on the number of calculated harmonics and on the number of points used for calculating N.
40 Основное вли ние на врем преобразовани оказывает частота (при прочих равных услови х), котора определ етс быстродействием устройства пам ти. Частота fi выбираетс из соображений требуемой верхней граничной частоты анализа.40 The main influence on the conversion time is the frequency (ceteris paribus), which is determined by the speed of the memory device. The frequency fi is selected based on the desired upper cut-off frequency of the analysis.
4545
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864130311A SU1383392A1 (en) | 1986-10-08 | 1986-10-08 | Device for computing signal spectrum |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864130311A SU1383392A1 (en) | 1986-10-08 | 1986-10-08 | Device for computing signal spectrum |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1383392A1 true SU1383392A1 (en) | 1988-03-23 |
Family
ID=21261364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864130311A SU1383392A1 (en) | 1986-10-08 | 1986-10-08 | Device for computing signal spectrum |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1383392A1 (en) |
-
1986
- 1986-10-08 SU SU864130311A patent/SU1383392A1/en active
Non-Patent Citations (1)
Title |
---|
Рабанер Л., Гоулд Б. Теори и применив цифровой обработки сигналов. - М.: Мир, 1978. Авторское свидетельство СССР № 1223248, кл. G 06 F 15/332, 1984. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4254406A (en) | Integrating analog-to-digital converter | |
SU1383392A1 (en) | Device for computing signal spectrum | |
GB2025091A (en) | Inertial instrument with a multiplexed rebalance network | |
JPH0455273B2 (en) | ||
AU594593B2 (en) | Method and arrangement for generating a correction signal in a digital timing recovery device | |
SU974566A1 (en) | Integrating voltage-to-code converter | |
SU842620A1 (en) | Digital device for electric signal spectrum shift | |
SU1529217A1 (en) | Random signal generator | |
JPS61157029A (en) | Analog-digital converting circuit device | |
RU1815800C (en) | Digital-to-analog converter | |
SU781881A1 (en) | Signal converting device | |
SU1049918A1 (en) | Multichannel relay spectrum analyzer | |
SU987534A2 (en) | Digital phase meter | |
SU1308975A1 (en) | Meter of transient process duration | |
SU1103272A1 (en) | Shaft turn angle encoder | |
SU1203698A1 (en) | Method and apparatus for analog-to-digital conversion | |
SU1257543A1 (en) | Analyzer of generalised energy spectrum | |
SU903893A1 (en) | Digital correlometer | |
SU742811A1 (en) | Device for measuring the difference in amplitude of two discrete electric signals | |
SU1534410A1 (en) | Digital meter of a.c. power | |
SU1656682A1 (en) | Movement-to-digital converter | |
SU1265735A1 (en) | Digital variable voltage converter | |
SU1120358A1 (en) | Calculating device | |
SU659982A1 (en) | Digital phase meter | |
SU1107142A1 (en) | Shaft turn angle encoder |