SU1381496A1 - Device for squaring - Google Patents
Device for squaring Download PDFInfo
- Publication number
- SU1381496A1 SU1381496A1 SU864099489A SU499489A SU1381496A1 SU 1381496 A1 SU1381496 A1 SU 1381496A1 SU 864099489 A SU864099489 A SU 864099489A SU 499489 A SU499489 A SU 499489A SU 1381496 A1 SU1381496 A1 SU 1381496A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- flop
- flip
- reversible counter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/544—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
- G06F7/552—Powers or roots, e.g. Pythagorean sums
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Изобретение относитс к вычислительной технике и обеспечивает измерение периода следовани входных импульсов с последующим считыванием измер емого числа входной частотой. Цель изобретени - повышение быстродействи и упрощение устройства. Устройство содержит злементы И 1 и 7, реверсивный счетчик 2, триггер 3. На входы 4, 5 соответственно подаютс опорна частота и информационный сигнал , результат снимаетс с выхода 6. 1 ил.The invention relates to computing and provides a measurement of the period of the input pulses followed by the reading of the measured number by the input frequency. The purpose of the invention is to increase the speed and simplify the device. The device contains elements 1 and 7, a reversible counter 2, a trigger 3. At the inputs 4, 5, respectively, the reference frequency and the information signal are given, the result is removed from output 6. 1 Il.
Description
5 о00 СХ)5 o00 CX)
j; соj; with
О)ABOUT)
v:v:
66
-о-about
Изобретение относитс к вычислительной технике и может быть использовано в цифровых вычислительных и функциональных устройствах, цифровых измерительных приборах, а также дл обработки информации, представленной число-импульсным кодом.The invention relates to computing and can be used in digital computing and functional devices, digital measuring devices, as well as for processing information represented by a number-pulse code.
Цель изобретени - повышение быстродействи и ynpoQjeHHe устройства.The purpose of the invention is to increase the speed and ynpoQjeHHe devices.
На чертеже представлена схема устройства .The drawing shows a diagram of the device.
Устройство содержит элемент И 1, реверсивный счетчик 2, D-триггер 3, вход 4, по которому подаетс опорна частота Рд 1/Т;,, информационный вход 5, по которому подаетс сигнал частотой F,1/T,, выход 6 и дополнительный элемент И 7.The device contains an And 1 element, a reversible counter 2, a D-flip-flop 3, an input 4 through which the reference frequency Rd 1 / T is supplied ;, information input 5, through which a signal with a frequency F, 1 / T ,, an output 6 and an additional element and 7.
Устройство работает следующим образом .The device works as follows.
Положим, в исходный момент времени D-триггер 3 находитс в нулевом состо нии , а реверсивный счетчик не заполнен . Тогда на выходе реверсивного счетчика 2 присутствует О. Импульсы входного сигнала, поступа с входа 5 на вычитающий вход реверсивного счетчика 2 через элемент И 7, вычитаютс им, а, поступа на С-вход D-триггера 3, подтверждают его нулевое состо ние . Реверсивный счетчик-2 срабатывает по переднему фронту импульсов входного сигнала, D-триггер 3 - по заднему. По одному из передних фронтов импульсов входной частоты реверсивный счетчик 2 устанавливаетс в состо ние NJJ, на которое настроен его выходной дешифратор, на его выходе по вл етс 1. Тогда по заднему фронту этого импульса входной частоты D-триггер 3 устанавливаетс в единичное состо ние. Логическа единица с пр мого выхода D-триггера закрывает элемент И 1. Импульсы опорной частоты с периодом Т начинают про ходить с входа 4 на суммирующий вход реверсивного счетчика 2. Так как состо ние реверсивного счетчика 2 измен етс , то на его выходе по вл етс Let us assume that at the initial moment of time D-flip-flop 3 is in the zero state, and the reversible counter is not filled. Then the output of the reversible counter 2 is present O. The pulses of the input signal coming from the input 5 to the subtracting input of the reversible counter 2 through the element 7, are subtracted by it, and arriving at the C input of the D-flip-flop 3 confirm its zero state. Reversible counter-2 is triggered by the leading edge of the pulses of the input signal, D-flip-flop 3 - on the rear. On one of the leading edges of the input frequency pulses, the reversible counter 2 is set to the NJJ state, on which its output decoder is tuned, appears at its output 1. Then, on the falling edge of this input frequency pulse, D-flip-flop 3 is set to one. The logical unit from the forward output of the D-flip-flop closes element 1. The pulses of the reference frequency with period T begin to pass from the input 4 to the summing input of the reversing counter 2. As the state of the reversing counter 2 changes, then its output appears
Составитель Н,ШелобановаCompiled by N, Shelobanova
Редактор И.Рыбченко Техред М.ДидыкEditor I.Rybchenko Tehred M.Didyk
Заказ 1184/44Тираж 704ПодписноеOrder 1184/44 Circulation 704 Subscription
ВНШШИ Государственного комитета СССРVNSHSHI USSR State Committee
по делам изобретений и открытий 113035, Москва, , Раушска наб,, д. 4/5for inventions and discoveries 113035, Moscow,, Raushsk nab ,, d. 4/5
сигнал О поступающий на В-вход D-триггера 3. Задний фронт следующего импульса, поступающего по входу 5 на С-вход D-триггера 3, устанавливает D-триггер 3 в нулевое состо ние. Таким образом, на выходе триггера 3 формируетс сигнал, длительностью равный периоду Т, входных импульсов. Следовательно, на суммирующий вход реверсивного счетчика 2 поступают N импульсов опорной частотыthe signal O arriving at the D input of D-flip-flop 3. The falling edge of the next pulse arriving at input 5 to the C input of D-flip-flop 3 sets the D-flip-flop 3 to the zero state. Thus, at the output of the trigger 3, a signal is generated that is equal to the period T of the input pulses. Therefore, to the summing input of the reversible counter 2 receive N pulses of the reference frequency
N . 1. J-oN. 1. J-o
Дополнительный элемент И 7 запрещает прохождение импульсов входной частоты на вычитающий вход реверсивного счетчика 2 во врем счета импульсов по суммиру ощему входу. Таким образом, число, записанное в реверсивный счетчик 2, по окончании установки равно Npj. Ng+N, и, следовательно , длительность выходного сигнала равнаAn additional element And 7 prohibits the passage of pulses of the input frequency to the subtracting input of the reversible counter 2 during the counting of pulses by summing to the general input. Thus, the number recorded in the reversible counter 2, at the end of the installation is equal to Npj. Ng + N, and therefore the duration of the output signal is
Т Т, NT T, N
ТT
тени the shadows
Формула, изобреFormula invented
Устройство дл возведени в квадрат , содержащее реверсивный счетчик, суммирующий вход которого подключен к выходу элемента И, первый вход которого соединен с входом опорной частоты устройства, а второй вход подключен к пр мому выходу D-триггера , отличаю П1еес тем, что, с целью повышени быстродействи и упрощени устройства, оно со держит дополнительный элемент И, причем синхронизирующий вход D-триггера подключен к информационному входу устройства и к первому входу дополнительного элемента И, выход которого соединен с вычитающим входом реверсивного счетчика, выход которого соединен с D-входом D-триггера , инверсный выход которого вл етс выходом устройства.A squaring device containing a reversible counter, the summing input of which is connected to the output of the element I, the first input of which is connected to the input of the reference frequency of the device, and the second input connected to the forward output of the D-flip-flop, in order to increase speed and simplify the device, it contains an additional element And, and the clock input of the D-flip-flop is connected to the information input of the device and to the first input of the additional element And, the output of which is connected to the subtractive input m reversible counter, the output of which is connected to the D-input of the D-flip-flop, the inverse output of which is the output of the device.
Корректор С.ШекмарProofreader S. Shekmar
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864099489A SU1381496A1 (en) | 1986-07-25 | 1986-07-25 | Device for squaring |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864099489A SU1381496A1 (en) | 1986-07-25 | 1986-07-25 | Device for squaring |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU772491487A Addition SU638830A2 (en) | 1977-06-01 | 1977-06-01 | Cooling tower |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1381496A1 true SU1381496A1 (en) | 1988-03-15 |
Family
ID=20436942
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864099489A SU1381496A1 (en) | 1986-07-25 | 1986-07-25 | Device for squaring |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1381496A1 (en) |
-
1986
- 1986-07-25 SU SU864099489A patent/SU1381496A1/en active
Non-Patent Citations (1)
Title |
---|
Авторское свидетельство СССР №.382088, кл. G 06 F 7/552, 1971. Авторское свидетельство СССР № 1024915, кл. С 06 F 7/552, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1381496A1 (en) | Device for squaring | |
SU1381495A1 (en) | Squarer | |
JPH0455272B2 (en) | ||
SU1566317A1 (en) | Apparatus for phase correction of sequence of time signals | |
SU1735870A1 (en) | Statistical analyzer | |
SU1081620A1 (en) | Time interval to digital code converter | |
SU1679636A1 (en) | Timing unit of digital data receiver | |
SU1725393A1 (en) | Controlled gain ratio counting device | |
SU1279046A1 (en) | Pulse repetition frequency multiplier | |
SU144880A1 (en) | Device for measuring time intervals | |
SU970459A1 (en) | Device for checking data recording to accumulator having moving medium | |
RU2024194C1 (en) | Analog-to-digital converter | |
SU1620835A1 (en) | Optronic device for measuring linear displacements | |
SU1348809A1 (en) | Information input multichannel device | |
SU964979A1 (en) | Digital matched filter for pulsed echo signals | |
RU2063048C1 (en) | Device for measuring maximal value of pulse analog signal | |
SU554626A2 (en) | Device for decoding cyclic codes | |
SU1649532A1 (en) | Number searcher | |
SU1265970A1 (en) | Device for generating time pulse sequence | |
SU1298678A1 (en) | Digital frequency meter | |
SU1534464A1 (en) | Device for interfacing digital computer with tape recorder | |
SU1672475A1 (en) | Device to determine extremums | |
SU1111174A1 (en) | Device for detecting extremums | |
SU817663A1 (en) | Digital time interval meter | |
SU1406498A1 (en) | Analyser of pulse interference intensity |