SU1379785A1 - Device for generating test sequences - Google Patents
Device for generating test sequences Download PDFInfo
- Publication number
- SU1379785A1 SU1379785A1 SU853905071A SU3905071A SU1379785A1 SU 1379785 A1 SU1379785 A1 SU 1379785A1 SU 853905071 A SU853905071 A SU 853905071A SU 3905071 A SU3905071 A SU 3905071A SU 1379785 A1 SU1379785 A1 SU 1379785A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- switch
- output
- outputs
- inputs
- Prior art date
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относитс к автоматике и вычислительной технике, а именно к устройствам формировани тестовых воздействий. Цель изобретени - расширение функциональных возможностей . Устройство содержит блок 1 задани начальных тестов, сдвигающий регистр 2, коммутатор 3 обратных св зей, коммутатор 4 св зей, коммутатор 5 сдвига, коммутатор 6 режима, блок 7 управлени . Входы сдвигающего регистра 2 вл ютс выходами устройства , выходы блока 1 задани начальных тестов соединены с входамн коммутатора 3 обратных св зей, коммутатора 4 св зей, коммутатора 5 сдвига, коммутатора 6 входов сдвигающего регистра . Втора группа входов сдвигающего регистра 2 соединена с выходами коммутатора 5 сдвига и коммутатора 6 режима. Входы-выходы сдвигающего регистра 2 соединены с входами-выходами коммутатора 3 обратных св зей и коммутатора 4 св зей. Выходы блока управлени соединены с управл ющими входами коммутаторов 3-6 и блока 1 задани начальных тестов. Расширение функциональных возможностей достигаетс введением коммутаторов 3-6 обратных св зей, св зей, сдвига, режима и блока 1 задани начальных тестов, что позвол ет оперативно ме- н ть конфигурацию сдвигающего регистра и режим его работы, тем самым формировать тестовые последовательности с различными свойствами. 1 з.п. , 8 ил. Ш (Л со со 00 СПThe invention relates to automation and computing, in particular to devices for generating test effects. The purpose of the invention is to expand the functionality. The device contains the initial test setting unit 1, the shift register 2, the feedback switch 3, the communication switch 4, the shift switch 5, the mode switch 6, the control unit 7. The inputs of the shift register 2 are the outputs of the device, the outputs of the initial test task unit 1 are connected to the inputs of the feedback switch 3, the communication switch 4, the shift switch 5, the shift register inputs 6. The second group of inputs of the shift register 2 is connected to the outputs of the switch 5 shift and switch 6 mode. The inputs-outputs of the shift register 2 are connected to the inputs-outputs of the commutator 3 feedback and the commutator 4 communications. The outputs of the control unit are connected to the control inputs of the switches 3-6 and the unit 1 of the initial test task. Expansion of functionality is achieved by introducing switches 3–6 feedback, links, shift, mode, and unit 1 to set initial tests, which allows changing the configuration of the shift register and its mode of operation, thereby forming test sequences with different properties. . 1 hp , 8 il. W (L with co 00 SP
Description
1ПГ ТНГ irif If II It1PG TNG irif If II It
10ten
1515
2020
2525
Изобретение относитс к автоматике и вычислительной технике, а имение к устройствам дл формировани тестовых воздействий.The invention relates to automation and computing, and to devices for generating test effects.
Цель изобретени - расширение функциональных возможностей за счет формировани тестовых поСледователь- ностей с различными свойствами.The purpose of the invention is to expand the functionality by forming test sequences with various properties.
На фиг.I представлена схема устройства; на фиг.2 - схема блока задани начальных тестов; на фиг.З - схема блока управлени ; на фиг.4 - схема коммутатора обратных св зей; на фиг.З - схема коммутатора св зей; на фиг.6 - схема коммутатора сдвига; на фиг.7 - схема коммутатора режима; на фиг.8 - схема сдвигающего регистра .FIG. 1 is a diagram of the device; Fig. 2 is a block diagram of a task for initial tests; FIG. 3 is a control block diagram; Fig. 4 is a diagram of a feedback switch; FIG. 3 is a diagram of a communication switch; 6 is a diagram of a shear switch; 7 is a diagram of a mode switch; on Fig diagram of the shift register.
Устройство дл формировани тестовых воздействий содержит«блок 1 задани начальных тестов, сдвигающий регистр 2, коммутатор 3 обратных св зей , коммутатор 4 св зей, коммутатор 5 сдвига, коммутатор 6 режима, блок 7 управлени , вход 8 начальной установки , вход 9 запуска устройства, кроме того, изображен контролируемый объект 10.The device for generating test actions includes an "initial test setting unit 1, a shift register 2, a feedback switch 3, a communication switch 4, a shift switch 5, a mode switch 6, a control unit 7, an initial setup input 8, a device start input 9, in addition, a controlled object is depicted 10.
Блок 1 задани начальных тестов (фиг.2) содержит переключатели 11- 16, счетчик 17, коммутатор 18, элемент 19 задержки, дешифратор 20.Unit 1 assigning initial tests (Fig. 2) contains switches 11-16, a counter 17, a switch 18, a delay element 19, a decoder 20.
Блок 7 управлени (фиг.З) содержит дешифраторы 21 и 22, элементы 23-28 задержки, счетчик 29 циклов, генератор 30 тактовых импульсов, делители 31-33 частоты, элемент ИЛИ 34.The control unit 7 (Fig. 3) contains decoders 21 and 22, delay elements 23-28, a counter of 29 cycles, a clock generator 30, frequency dividers 31-33, an OR element 34.
Коммутатор 3 обратных св зей (фиг.4) содержит базовые чейки 35- 38, кажда из которых содержит элементы И 39.1-39.5 и сумматоры 40.1- 40.5 по модулю два, и регистр 41.The feedback switch 3 (FIG. 4) contains base cells 35-38, each of which contains AND 39.1-39.5 elements and adders 40.1-40.5 modulo two, and register 41.
Коммутатор 4 св зей (фиг.З) содержит элементы И 42.1-42.31, элементы «с ИЛИ 43.1-43.11 и регистр 44.The communication switch 4 (FIG. 3) contains elements AND 42.1-42.31, elements “with OR 43.1-43.11 and register 44.
Коммутатор 5 сдвига (фиг.6) содержит регистр 45 и элементы 2И-4ИЛИ 46.1-46.4.The switch 5 shift (6) contains a register 45 and the elements 2I-4ILI 46.1-46.4.
Коммутатор 6 режима (фиг.7) содержит регистр 47, элементы И 48.1-48.4 и элемент И-НЕ 49.The switch 6 of the mode (Fig.7) contains the register 47, the elements And 48.1-48.4 and the element AND NOT 49.
Сдвигающий регистр 2 (фиг.8) содержит базовые регистры 50.1-50.4 сдвига.The shift register 2 (Fig. 8) contains the basic shift registers 50.1-50.4.
Устройство работает следующим образом .The device works as follows.
Работа устройства начинаетс с записи коммутационного теста КТ1 вThe operation of the device begins with the recording of the switching test KT1 in
13797852 коммутатор 4 св зей. Сигнал запуска устройства проходит на блок 7 управлени и через элемент ИЛИ 34 и элемент 23 задержки обеспечивает выдачу сигналов чтени (ЧТ) и записи КТ1 (ЗПКТ1). По этим сигналам производитс считывание из блока 1 задани начальных тестов и запись в коммутатор 4 св зей КТ1.13797852 4 communications switch. The start signal of the device passes to the control unit 7 and through the OR element 34 and the delay element 23 provides for issuing the read signals (THU) and the write CT1 (CTIT1). These signals are used to read the initial tests from unit 1 and write 4 KT1 links to the switch.
По окончании записи КТ1 в коммутатор 4 св зей блок 1 вырабатывает код метки конца КТ1 (KKTI). Эта метка считываетс в блок 7 управлени , где дешифратор 22 вырабатывает сигнал ККТ1, который проходит через элемент ИЛИ 34 и элемент 26 задержки и обеспечивает считывание и запись КТ2 в коммутатор 5 сдвига по сигналам ЧТ и ЗПКТ2.Upon termination of writing KT1 to the 4-link switch, unit 1 generates the code of the KT1 end tag (KKTI). This tag is read into control unit 7, where decoder 22 generates a CCT1 signal that passes through the OR 34 element and a delay element 26 and reads and writes the CT2 to the shift switch 5 via the CT signals and the DCT2 signals.
После считывани метки ККТ2 дешифратор 22 вырабатывает сигиал ККТ2, проход щий через элемент ИЛИ 34 и элемент 24 задержки и вызываюсций считывание и запись КТЗ в коммутатор 6 режима по сигналам ЧТ и ЗПКТЗ.After reading the CCT2 tag, the decoder 22 generates the CCT2 serial passing through the OR 34 element and the delay and 24 element 24 causes the KTZ to read and write to the mode switch 6 using the CT and TTC signals.
После считывани метки ККТЗ деошф- ратор 22 вырабатывает сигнал ККТЗ, проход щий через элемент ИЛИ 34 и элемент 28 задержки и вызьшающий считывание и запись КТ4 в коммутатор 3 обратных св зей по сигналам ЧТ и ЗПКТ4.After reading the KKTZ tag, deoshfrater 22 generates a KKTZ signal passing through the OR element 34 and the delay element 28 and reading and writing the KT4 to the switch 3 feedbacks using the CT signals and the PLCT signals 4.
После считывани метки ККТ4 дешифратор 22 вырабатывает сигнал ККТ4, проход щий через элемент ИЛИ 34 и элемент 25 задержки и вызывающий считывание и запись в выбранные по КТЗ части сдвигающего регистра 2 начального состо ни ПСП по сигналам ЧТ и ЗПНПСП.After reading the CCT4 mark, the decoder 22 generates a CCT4 signal passing through the OR element 34 and the delay element 25 and causing reading and writing to the parts of the shift register 2 selected by the CTP of the initial state of the SRP using the CT signals and the CCPS.
Считывание метки конца записи начального состо ни ПСП (КНПСП) вызывает по вление на выходе дешифратора 22 сигнала КППСП, который, пройд через элемент ИЛИ 34, обеспечивает считывание числа циклов с блока 1. Через врем , определ емое элементом 27 задержки, на счетчик 29 циклов поступает сигнал разрешени записи ин- формации ЗПСЧ в счетчик 29 циклов, по которому записываетс число циклов в счетчик 29 циклов и задаетс временной интервал работы устройства. На этом заканчиваетс установка режима работы устройства.Reading the end-of-record mark of the initial state of the SRTP (LELV) causes the output of the SPIDP signal, which, having passed through the OR 34 element, provides the reading of the number of cycles from block 1. After a time determined by the delay element 27, the counter has 29 cycles A signal is issued to enable the recording of information of the PDMS in the counter of 29 cycles, which records the number of cycles in the counter of 29 cycles and sets the time interval of the device operation. This completes the setting of the device operation mode.
Из задатчика блока 1 считываетс код метки конца записи числа циклов (КЧ11), дешифратор 22 вырабатываетFrom the setting unit of block 1, the code of the end of the write number of cycles (КЧ11) label is read, the decoder 22 generates
30thirty
3535
4040
5050
5555
сигнал КЧЦ, который запускает генератор 30 тактовых импульсов. Тактовые импульсы с генератора 30 поступают на делители 31-33 частоты. С выхода генератора 30 и с выходов делителей 31-33 частоты на коммутатор 5 сдвига поступают соответственно частоты f, fr/2, fp/4, . Сформированные сдвигающим регистром 2 тестовые наборы подаютс на контролируемый объект 10.CCT signal, which starts the generator 30 clock pulses. Clock pulses from the generator 30 are supplied to the dividers 31-33 frequency. From the output of the generator 30 and from the outputs of the dividers 31-33 frequencies to the switch 5 shift come the frequencies f, fr / 2, fp / 4, respectively. The test kits formed by the shift register 2 are fed to the controlled object 10.
Если содержимое счетчика 29 циклов не равно нулю, то генератор 30 продолжает свою работу. Если содержимое счетчика 29 циклов равно нулю, то на выходе дешифратора 21 по вл етс сигнал останова генератора 30. В противном случае осуществл етс уменьшение на единицу содержимого счетчика 29 циклов. Тактовые импульсы с генератора 30 поступают на счетчик 29 циклов, который работает в режиме вычитани .If the contents of the counter 29 cycles is not zero, then the generator 30 continues its work. If the contents of the counter 29 cycles is zero, then a generator 30 stop signal appears at the output of the decoder 21. Otherwise, the content of the counter of the cycles 29 cycles is reduced. The clock pulses from the generator 30 are fed to a counter of 29 cycles, which operates in the subtraction mode.
Коммутатор 3 обратных св зей рабо тает следующим образом.The feedback switch 3 operates as follows.
По сигналу разрешени записи коммутационного теста ЗПКТ4, поступающему от блока 7 управлени через управл ющий вход коммутатора 3 обратных св зей, в регистр 41 из блока 1 через первую группу входов коммутатора 3 обратных св зей записываетс коммутационный тест КТ4. Дальнейшую работу коммутатора 3 обратных св зей рассмотрим на примере базовой чейки 35. С группы входов-выходов коммутатора 3 обратных св зей на входы элементов И 39.1-39.5 приход т сигналы 1.1-1.5, несущие информацию о состо нии регистра 50.1 сдвигающего регистра 2. На другие входы элементов И 39.1-39.5 поступают управл ющие сигналы с регистра 41. Если сигнал, например 1.4 участвует в формированк : сигнала обратной св зи, то от регистра 41 на вход элемента И 39.2 приходит единица, в противном случае поступает ноль.According to the write test enable signal of the PLC4 test, received from the control unit 7 via the control input of the feedback switch 3, the switching test test KT4 is recorded in the register 41 from the unit 1 through the first input group of the feedback switch 3. The further operation of the feedback switch 3 will be considered using the base cell 35 as an example. From the input-output group of the feedback switch 3, the signals 1.1-1.5 that carry information about the state of the register 50.1 of the shift register 2 come to the inputs of the elements 39.1-39.5. the other inputs of the AND 39.1-39.5 elements receive control signals from the register 41. If the signal, for example, 1.4 participates in the feedback signal, then from the register 41 to the input of the And 39.2 element comes one, otherwise zero.
Сигналы с выходов элементов И 39.1-39.5 поступают на входы сумматор 40.1-40.5 по модулю два. На вторые входы сумматоров 40.2-40.5 приход т сигналы с выходов сумматоров 40.1-40.4 соответственно, а на второй вход сумматора 40.1 поступает сигнал BxKI из коммутатора 4 св зей через группу входов-выходов коммутатора 3 обратных св зей. Последова10The signals from the outputs of the elements And 39.1-39.5 arrive at the inputs of the adder 40.1-40.5 modulo two. The second inputs of the adders 40.2-40.5 receive signals from the outputs of the adders 40.1-40.4, respectively, and the second input of the adder 40.1 receives the BxKI signal from the switch 4 of the links through the input / output group of the switch 3 feedback. Sequence10
1515
2020
2525
30thirty
4040
4545
5050
5555
тельно соединенные сумматоры 40.1- 40.5 вырабатывают сигнал обратной св зи ВыхК, который- через группу входов-выходов коммутатора 3 обрлт- ных св зей поступает на коммутатор 4 св зей. Базовые чейки 36-38 выполнены по схеме базовой чейки 35 и работают так же.Really connected adders 40.1-40.5 produce a feedback signal EQ, which through a group of inputs-outputs of the switch 3 of the operational links goes to the switch 4 of the links. Base cells 36-38 are made according to the scheme of base cell 35 and work in the same way.
Запись КТ1 в коммутатор 7 св зей осуществл етс следующим образом. По сигналу разрешени записи коммутационного Теста ЗПКТ1, поступающему от блока 7 управлени через управл ющий вход, в регистр 44 из блока 1 через первую группу входов записываетс коммутационный тест КТ1.The recording of the CT1 in the communication switch 7 is carried out as follows. On the write enable signal of the Switching Test DCBT1, coming from the control unit 7 via the control input, the switching test KT1 is written to the register 44 from block 1 through the first group of inputs.
Запись КТ2 в коммутатор 5 сдвига осуществл етс следующим образом. По сигналу разрешени записи коммутационного теста ЗПКТ2, поступающему от блока 7 управлени через вторую группу входов, в регистр 45 из блока I через первую группу входов записываетс коммутационный текст КТ2. Запись КТЗ в коммутатор 6 режима осуществл етс следующим образом. По сигналу разрешени записи коммутационного теста ЗПКТЗ, поступающему от блока 7 управлени через вторую группу входов коммутатора 6 режима, в регистр 47 из блока 1 через первую группу входов коммутатора 6 режима записываетс коммутационный тест КТЗ.The write CT2 to the shift switch 5 is performed as follows. According to the write test enable signal of the PLCT test 2, coming from the control unit 7 via the second group of inputs, the switching text KT2 is written to the register 45 of the block I via the first group of inputs. The recording of the KTZ in the mode switch 6 is carried out as follows. According to the write enable signal of the test test of the DCTT, coming from the control unit 7 via the second group of inputs of the mode switch 6, the switching test test KT is recorded in the register 47 of the block 1 through the first group of inputs of the mode switch 6.
Блок I задани начальных тестов работает следующим образом. С приходом сигнала начальной установки счетчик 1 устанавливаетс р нулевое состо ние . Затем на управл ющий вход блока 1 от блока 7 управлени приходит сигнал чтени (ЧТ),который переводит счетчик 17 в первое состо ние и через врем , достаточное дл переключени счетчика I7 и определ емое элементом 19 задержки, поступает на коммутатор 18 и разрешает прохождение содержимого счетчика 17 на блок 17 управлени в качестве кода метки KKTI. Первое состо ние счетчика 17 поступает на дешифратор 20, на выходе которого по вл етс единичный сигнал , поступающий на вход переключател 16 кода св зей. С выхода переключател 16 кода св зей код КТ1 поступает на выход блока 1. Затем работа блока 1 повтор етс по следующему сигналу ЧТ от блока 7 управлени . На следующих четырех сигналах ЧТ выраба513Block I of the initial tests works as follows. With the arrival of the initial setup signal, the counter 1 is set to the zero state. Then, the control input of block 1 from the control block 7 receives a read signal (THU), which transfers the counter 17 to the first state and after a time sufficient for switching the counter I7 and determined by the delay element 19 enters the switch 18 and allows the contents to pass counter 17 to control block 17 as a KKTI tag code. The first state of the counter 17 is fed to the decoder 20, at the output of which a single signal appears, which is fed to the input of the switch 16 of the communication code. From the output of the switch 16 of the communication code, the code KT1 arrives at the output of block 1. Then the operation of block 1 is repeated on the next signal THU from block 7 of control. On the following four signals, THB is vyraba513
тываютс КТЗ, КТ4, код числа циклов и начальные состо ни ПСП.KTZ, KT4, code of the number of cycles and initial states of the memory bandwidth.
Сдвигающий регистр 2 работает следующим образом.Shift register 2 works as follows.
В соответствии с KTI коммутатор 4 св зей обеспечивает соединение базовых регистров 50.1-50.4 сдвига. В соответствии с КТ2 коммутатор 5 сдвига задает дл каждого базового ре- гистра 50.1-50.4 сдвига направление сдвига и рабочую частоту. В соответствии с КТЗ коммутатор 6 режима выбирает базовые регистры 50.1-50.4 сдви In accordance with KTI, the switch 4 communications provides the connection of the basic shift registers 50.1-50.4. In accordance with CT2, the shift switch 5 sets the shift direction and operating frequency for each base register 50.1-50.4 shift. In accordance with the KTZ mode switch 6 selects the basic registers 50.1-50.4 shift
режима, блок задани начальных тестов включает шесть переключателей, дешифратор, счетчик, коммутатор н элемент задержки, причем установочный вход счетчика вл етс первым входом блока задани начальных тестов и через элемент задержки подключен к управл ющему входу коммутатора группа информационных входов которого объединена с группой входов дешифратора и подключена к группе информационных выходов счетчика, вход сброса счетчика подключеи к второмуmode, the initial test task block includes six switches, a decoder, a counter, a switch and a delay element, the counter installation input is the first input of the initial test task block and through a delay element connected to the control input of the switch, a group of information inputs of which are integrated with the decoder input group and connected to the group of information outputs of the counter, the reset input of the counter connect to the second
га, в которые будут записыватьс на- входу блока задани начальных тестов.ga in which will be recorded at the input of the initial test task block.
чальные состо ни ПСП. В соответствии с КТ4 коммутатор 3 обратных св зей задает закон формировани ПСП в каждом базовом регистре 50.1-50.4 сдвига. По сигналам разрешени записи ЗП1-ЗП4, поступающим из«коммутатора 6 режима через вторую группу входов на базовые регистры 50.1-50.4 сдвига, производитс запись начальных состо ний ПСП из блока J через первую группу входов в выбранные по КТЗ базовые регистры 50.1-50.4 сдвига . Затем по сигналам разрешени считывани СЧ1-СЧ4, поступающим из коммутатора 6 режима через вторую группу входов на базовые регистры 50.1- 50.4 сдвига, производитс считывание тестовых воздействий из регистров 50.1-50.4, которые через группу выходов поступают на контролируемый объект 10. По сигналам сдвига информации СИ1-СИ4, Поступающим из коммутатора 5 сдвига через вторую группу входов иа базовые регистры 50.1-50.4 сдвига, производитс сдвиг информации в регистрах 50.1-50.4 с частотой, задаваемой КТ2.the initial states of the memory bandwidth. In accordance with KT4, the feedback switch 3 sets the law of formation of the SRP in each basic shift register 50.1-50.4. The recording resolution signals ZP1-ZP4, coming from the mode switch 6 through the second group of inputs to the base shift registers 50.1-50.4, record the initial states of the memory bandwidth from block J through the first group of inputs to the shift registers 50.1-50.4 selected by KTZ. Then, using readout signals СЧ1-СЧ4, coming from the mode switch 6 through the second group of inputs to the basic shift registers 50.1-50.4, test influences are read from the registers 50.1-50.4, which through the output group arrive at the monitored object 10. According to the information shift signals SI1-SI4, Coming from the shift switch 5 through the second group of inputs and the basic shift registers 50.1-50.4, shifts the information in the registers 50.1-50.4 with the frequency specified by КТ2.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853905071A SU1379785A1 (en) | 1985-04-02 | 1985-04-02 | Device for generating test sequences |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU853905071A SU1379785A1 (en) | 1985-04-02 | 1985-04-02 | Device for generating test sequences |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1379785A1 true SU1379785A1 (en) | 1988-03-07 |
Family
ID=21180638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU853905071A SU1379785A1 (en) | 1985-04-02 | 1985-04-02 | Device for generating test sequences |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1379785A1 (en) |
-
1985
- 1985-04-02 SU SU853905071A patent/SU1379785A1/en active
Non-Patent Citations (1)
Title |
---|
Дозмеров Г.М. и др. Управл ема от ЭВМ система диагностического контрол схем пам ти. - Электронна про- ьшпшенность, № 2, с. 25-30. Авторское свидетельство СССР И 911533, кл. G 06 F 22/26, 1982. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
SU1379785A1 (en) | Device for generating test sequences | |
SU613402A1 (en) | Storage | |
SU1376087A1 (en) | Device for test check and diagnostics of digital modules | |
SU1649531A1 (en) | Number searcher | |
SU1589288A1 (en) | Device for executing logic operations | |
SU1478147A1 (en) | Multiport network parameter meter | |
SU1418656A1 (en) | Switching device for controlling a stepping motor | |
SU1444962A1 (en) | Series-parallel code to parallel code converter | |
SU1456994A1 (en) | Programmed device for permanent storages | |
SU576588A1 (en) | Magnetic digital recording apparatus | |
SU1179356A1 (en) | Information input-output device | |
SU1239722A1 (en) | Signature analyzer | |
SU802963A1 (en) | Microprogramme-control device | |
SU1661748A1 (en) | Information input device | |
SU1176328A1 (en) | Microprogram control device | |
RU1805481C (en) | Device for identification of codegrams and messages | |
SU1411708A2 (en) | Cycle program control device | |
SU1506584A1 (en) | Device for asynchronous switching of digital signals | |
SU1478193A1 (en) | Reprogrammable microprogrammer | |
SU1293844A1 (en) | Device for transforming programs | |
SU1310898A1 (en) | Storage | |
SU1644149A1 (en) | Data interchange device | |
SU496550A1 (en) | Multi-channel input device | |
SU1001074A1 (en) | Interface | |
SU1249587A1 (en) | Device for generating addresses for checking memory blocks |