SU1372336A1 - Развертывающий преобразователь - Google Patents

Description

(21)4120823/2А-24

(22)13.06,86

(46) 07.02.88.ВЮЛ. № 5

(71)Чел бинский политехнический институт им.Ленинского комсомола

(72)Л.И.Цытович

(53)681.335 (088.8)

(56) Авторское свидетельство СССР № 1206816, кл. G 06 G 7/12, 1984.

Авторское свидетельство СССР № 1260975, кл. G 06 G 7/12, 1985.

(54)РАЗВЕРТЫВАЮЩИЙ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относитс  к усилительным устройствам с широтно-им- пульсным преобразованием сигнала и

может быть использовано в аналоговых вычислительных машинах. Целью изобретени   вл етс  повьппение точности . Развертьшающий преобразователь содержит первый и второй сумматоры 1 и 2, ш тегратор 3, дoпoлни-. тельный интегратор 4, релейные блоки 5,амплитудный модул тор 6, пороговый элемент 7, дифференцирующий элемент 8, вьшр митель 9, одновибратор 10, вход 11, выход 12. Развертьшающий преобразователь работает в автоколебательном режиме, среднее значение широтно-импульсного выходного сигнала пропорционально входному сигналу . 3 ил.

(Л

С

00 00 О5

Изобретение относитс  к усилительным устройствам с широтно-импульсным преобразованием сигнала и может быть использовано в аналоговых вычислительных машинах.

Целью изобретени   вл етс  повышение точности.

На фиг.I изображена функциональна  схема развертывающего преобразовател  дл  случа  п 3; на фиг.2 и 3 - временные диаграммы сигналов.

Преобразователь содержит первьй и второй сумматоры 1 и 2, интегратор 3, дополнительный интегратор 4, релейные блоки 5, - 5,,, амплитудньй модул тор 6, пороговый элемент 7, дифференцирующий элемент 8, выпр митель 9, одновибратор 10, вход И и выход 12. Обозначени  прин тые на фиг.2 и 3:

x(t) - сигнал на входе 11;

y(t) - выходной сигнал интегратора 3;

у.(t) - выходной сигнал дополниУ ., (t),

- .Iтельного интегратора 4;

5

y,(t) yjt)

выходные сигналы первого, второго и третьего релейных блоков 5 , - 5,;

-сигнал на выходе 12;

-сигнал на выходе амплитудного модул тора 6;

у (t) - сигнал на выходе порогового элемента 7; у (t) - сигнал на выходе дифференцирующего элемента 8; у (t) - сигнал на выходе выпр мител  9; y,p(t) - сигнал на выходе одновибратора 10; ± А - максимальна  амплитуда

сигнала на выходе 12; йА, приращени  входного сигнала на границе раздела модул ционных зон; Т; - интервалы дискретизации; t; - моменты времени дискретного изменени  состо ний релейных блоков и сигнала на входе 11.

Развертьшающий преобразователь аботает следующим образом.

Первый и второй сумматоры 1 и 2 меют единичный коэффициент передаи во всем диапазоне изменени  сигалов на их входах. Дополнительный нтегратор Д выполнен с входом обну

5

0

5

0

5

0

5

0

лени . Наличие на этом входе сигнала логической единицы обеспечивает нулевой уровень сигнала на выходе дополнительного интегратора 4. Релейные блоки 5, - 5 реализованы с порогами переключени  ±В; и неинвертирующей петлей гистерезиса.

Описание работы ведетс  в предположении , что в развертывающем ггре- образователе использовано три релейных блока, тогда выходной сигнал каждого из которых мен етс  дискретно в пределах ±А/3. Второй релейный блок 5j вьшолнен двухвходовым, установочный вход предназначен дл  принудительного изменени  состо ни . На выходе дифференцирующего элемента 8 формируютс  импульсы малой длительности (фиг.26 ) синхронно с изменением уровн  сигнала на выходе 12 (фиг.2а). Вьшр митель 9 выполнен двухполупериодным. На выходе одно- вибратора 10 формируетс  импульс стабильной длительности и амплитуды (фиг.2г) синхронно с выходными импульсами вьшр мител  9. Пороговый элемент 7 имеет зону нечувствительности с порогами срабатьшани  iC. Амплитудный модул тор 6 инвертирует знак произведени  входных сиг- налов и формирует импульсы, длительность которых соответствует длительности выходного сигнала порогового элемента 7, а знак определ етс  знаком выходного сигнала второго релейного блока Sj.

Релейные блоки 5, - 5, имеют пороги переключени  f В , , ± В, , ± В соответственно, удовлетвор ющие условию (фиг.За):

/±В,/. /±Вг/ /1В,/

При нулевом уровне сигнала на : входе 11 после включени  второй и третий релейные блоки 5 и 5, ориентируютс  в противоположные по знаку состо ни  (фиг.Зв.г), что приводит к взаимной компенсации их выходных сигналов. В этом случае в режиме автоколебаний находитс  первый релейньй блок 5, (фиг.36), а второй

и третий релейные блоки 5,

и 5,

в статических и противоположных по знаку состо ни х. В результате сигнал на выходе 12 дискретно измен етс  в пределах первой модул ционной

зоны 1 --- (фиг.Зд).

При нулевом значении сигнала на входе 11 (фиг.Зз, t 11 ) выходной сигнал интегратора 3 имеет форму симметричной пилы (фиг.За), амплиту- да которой ограничиваетс  порогами переключени  первого релейного блока 5, . Среднее значение импульсов на выходе первого релейного блока 5, (фиг.Зб) и выходе 12 (фиг.Зд) равно нулю.

Наличие сигнала на входе 1 I (фиг .Зз, ,) приводит к изменению производной развертки на выходе интегратора 3.

В один из полупериодов автоко- лебний скорость изменени  развертки на выходе интегратора 3 определ етс  разностью сигналов на входах первого сумматора 1, а в последующем цикле преобразовани  - суммой этих сигналов,

В результате среднее значение импульсов на выходе 12 достигает величины, пропорциональной уровню сигнала на входе 1 1 .

С помощью дифференцирующего элемента 8 формируютс  импульсы (фиг.2б синхронно с изменением уровн  сигнала на выходе 12 (фиг.2а). Выпр ми- тель 9 служит дл  выпр млени  импульсов с выхода дифференцирующего элемента 8 (фиг.2в). Одновибратор 10 запускаетс  выходным сигналом выпр мител  9 (фиг.2г) и на его выходе формируютс  импульсы стабильной длительности и амплитуды. Под действием выходного сигнала одновибратора 10 происходит установка нулевых начальных условий дополнительного ин- тегратора А (фиг.Зе).

Параметры дополнительного интегратора 4 выбираютс  таким образом, чтобы его выходной сигнал достигал порога срабатьшани  порогового эле- мента 7, начина  с некоторого критического дл  динамики работы значени  определ емого уровнем сигнала на входе 11.

Предположим, что в момент време- ни t, сигнал на входе 11 достиг такого значени  (фиг.Зз).

В момент времени t амплитуда сигнала на выходе дополнительного интегратора 4 достигает положительного порога срабатьшани  порогового элемента 7 и на выходе амплитудного модул тора 6 по вл етс  импульс отрицательной пол -рности (фиг.Зж), под

5

0

5

0 5 д

5

действием которого второй релейньп блок З принудительно переключаетс  в отрицательное состо ние (фиг.Зв).

Амплитуда сигнала на выходе 12 переходит во вторую модул ционную зону (фиг.Зд), что вызьшает рост производной выходного сигнала интегратора 3 (фиг.За). В момент времени t переключаетс  первый релейный блок 5, (фиг.Зб), а в момент времени t - второй релейный блок 5 (фиг.Зв), и сигнал на выходе 12 становитс  положительньп (фиг.Зд). Таким образом, за счет принудительного переключени  второго релейного блока 5(фиг.Зв, t) уменьшаетс  врем  отработки входного воздействи . В интервале t выходной сигнал интегратора 3 формируетс  под действием суммы сигналов на входе первого сумматора I и напр жение на выходе допJлнитeльнoгo интегратора 4 не успевает достичь порога срабатьшани  порогового элемента 7 (фиг.Зе).

Предположим, что в момент времени tj (фиг.Зз) сигнал на входе 11 имеет величину А/3 - дА, где uA - мала  величина.

В этом случае выходной сигнал интегратора 3 (при отсутствии дополнительного интегратора 4, амплитудного модул тора 6 и порогового элемента 7 измен лс  бы по траектории a-R (фиг.За,пунктир) и врем  отработки сигнала управлени  было бы недопустимо большим.

В момент времени t (фиг.3е,ж) формируютс  импульсы переключени  второго релейного блока 52 и сигнал на его выходе мен ет знак на противоположный (фиг.Зв). Перевод сигнала на выходе 12 во вторую модул ционную зону (фиг.Зд) увеличивает скорость нарастани  выходного сигнала интегратора 3 (фиг.За). После переключени  первого релейного блока 5, (фиг.За,б) производна  напр жени  на выходе интегратора 3 уменьшаетс  (фиг.За), а после возврата второго релейного блока 52 в первоначальное (положительное ) состо ние (фиг.За,в) мен етс  знак сигнала на выходе 12 (фиг.Зд) и начинаетс  последующий цикл развертывающего преобразовани  (фиг.За, траектори  f-e). Таким образом, при

введении дополнительного интегратора 4, порогового элемента 7 и амплитудного модул тора 6 врем  Т, (фиг,За, траектори  a-R) уменьшаетс  до величины Т, фиг.За, траектори  a-f) , что влечет за собой повышение быстродействи  развертывающего преобразовател .

Предположим, что сигнал на входе 11 в момент времени tg достиг уровн 

x(t)

-f-.AA

где дА - мала  величина.

В этом случае сигнал на выходе 12 переходит во вторую модул ционную зону, ограниченную пределами

А

з

У (t) -А

Однако дл  этого необходимо осуществить переориентацию одного из релейных блоков Ь или 5,, наход щихс  в статическом состо нии.

Начина  с момента t, осуществл етс  подобна  переориентаци  релейных блоков, и выходной сигнал интегратора 3 движетс  в направлении порога срабатьюани  второго релейного блока 5 по траектории e-k (фиг,За), Однако в момент времени (фиг,3ж) на выходе амплитудного модул тора 6 по вл етс  импульс переключени  второго релейного блока 5 (фиг,3е,в), который измен ет свое состо ние в точке 1 (фиг,3а,в). Одно вибратор 10 формирует импульс обнулени  дополнительного интегратора 4 (фиг,3е), который затем начинает новый цикл измерени  длительности импульса на выходе 12. В интервале 1-т (фиг.За) выходной сигнал интегратора 3 измен етс  под действием суммы сигналов (фиг.3д,з). чина  с момента времени, обозначенно го точкой m (фиг.За), когда первый релейный блок 5, переключилс  в положение + А/3 (фиг.Зб), на выходе амплитудного модул тора 6 по вл етс  импульс переключени  положительной пол рности (фиг.Зж, момент времени t,(j) и второй релейный блок 52 переключаетс  в состо ние А/3 (фиг.Зд). Это обеспечивает увеличение производной выходного сигнала интегратора 3 (фиг.За, траектори  0-г), так как на входе первого сумм

тора 1 начинает действовать сумма положительных напр жений- (фиг.3д,з). После переключени  первого релейного

блока 5, (фиг.Зб) сигнал на выходе интегратора 3 продолжит измен тьс  в направлении порога срабатьшани  второго релейного блока 5, после переключени  которого сигнал на выходе 12 вновь входит во вторую модул ционную зону (фиг.Зд), I

Таким образом, повышаетс  быстродействие , так как развертка на выходе интегратора 3 движетс  не по траектории т-р, а по линии m-o-r-R (фиг,За). После увеличени  сигнала на входе II (фиг.Зз,С,) развертьша- ющий преобразователь полностью переходит во вторую модул ционную зону (фиг,За ,б,д), а второй и третий релейные блоки 5j и БЗ наход тс  в идентичных статических состо ни х (фиг,3в,г). При этом сигнал на выходе амплитудного модул тора 6 отсутствует (фиг,3е).

Claims (1)

1. Формула изобретени 

   Развертьшающий преобразователь, содержащий соединенные последовательно первый сумматор и интегратор, к выходу которого подключены входы п релейных блоков (где п - нечетное число), выходы которых соединены с соответствующими входами второго сумматора, выход которого подключен к первому входу первого сумматора , второй вход которого  вл етс 

   входом развертьшающего преобразовател , выход второго сумматора  вл етс  выходом развертьшающего преобразовател , пороговый элемент, соединенные последовательно дифференцирующий элемент и выпр митель, отличающийс  тем, что, с целью повышени  точности, в него введены амплитудный модул тор, одновибратор и дополнительный интегратор, причем выход первого из п релейных блоков подключен к информационному входу дополнительного интегратора, выход которого через пороговый элемент подключен к управл ющему входу амплитудного модул тора, си1 нальный вход которого подключен к выходу второго из п релейных блоков, выход амплитудного модул тора соединен с установочным входом второго из п релейных

   блоков, выход второго сумматора подключен к входу дифференцирующего элемента, выход выпр мител  соединен

   с входом одновибратора, выход которого подключен к входу обнулени  дополнительного интегратора,

   Фиг 2