SU1265802A1

SU1265802A1 - Перемножитель

Info

Publication number: SU1265802A1
Application number: SU853862639A
Authority: SU
Inventors: Леонид Игнатьевич Цытович; Владимир Алексеевич Дегтярев; Раис Мухибович Рахматулин; Лев Иосифович Кантиус; Алексей Алексеевич Денисенко
Original assignee: Челябинский Политехнический Институт Им.Ленинского Комсомола
Priority date: 1985-03-04
Filing date: 1985-03-04
Publication date: 1986-10-23

Abstract

Изобретение относитс к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах. Целью изобретени вл етс повышение точности работы. Перемножитель содержит первый и второй сумматоры, первый и второй интеграторы, первый и второй релейные элементы, формирователь импульсов малой длительности,D-триггеру элемент РАВНОЗНАЧНОСТЬ. Точность работы повьшзена за счет исключени внутренних источников импульсных помех, а также за счет того, что ведомый автоколебательный каскад, образованный вторым сут-с атором, втоi рым интегратором, вторьм релейньм элементом иD-триггером, находитс (Л под воздействием управл ющего сигнапа , что снижает вли ние на него внешних помех. 2 ил.

Description

Изобретение относится к электрическим вычислительным устройствам и может быть использовано в аналоговых вычислительных машинах.

Целью изобретения является повышение точности.

На фиг. 1 изображена функциональная схема перемножителяна фиг. 2 временные диаграммы сигналов.

На фиг, 1 обозначены первый и ί второй сумматоры 1 и 2, первый и второй интеграторы 3 и 4, первый и второй релейные элементы 5 и 6, формирователь 7 импульса малой длительности, D -триггер 8, элемент РАВНОЗНАЧНОСТЬ 9, источники 10 и 11 первого и второго сигналов-сомножителей и выход 12.

На фиг. 2 введены следующие обозначения :

У₃(t) , (t) - выходные сигналы первого и второго интеграторов 3 и 4 соответственно;

УУ(t), У₆ (t) - выходные сигналы первого и второго релейных элементов 5 и 6 соответственно;

y₇(t) - выходное напряжение формирователя 7 импульса малой длительности;

y_g(t) - выходной сигнал D-триггера 8; ¹

Y₉(t) - сигнал на выходе 12;

Х₎₍ Х₇- сигналы-сомножители.

Перемножитель работает следующим образом.

Первый и второй релейные элементы 5 и 6 выполнены с.порогами переключения ±В, и +В₂ соответственно и имеют неинвертирующую петлю гистерезиса. Выходной сигнал первого и второго релейных элементов 5 и’ 6 меняется дискретно в пределах +А.

Формирователь 7 импульса малой .длительности формирует импульсы положительной полярности и малой длительности синхронно с моментом формирования, например, заднего фронта импульса на выходе первого релейного элемента 5.

йгтриггер 8 имеет информационный вход и тактовый вход. При отсутствии сигнала на выходе формирователя 7 импульса малой длительности D-триггер сохраняет свое предыдущее состояние независимо от знака сигнала на информационном входе. Наличие тактового импульса на выходе формирователя 7 импульса малой длительности >5802 переводит D-триггер 8 в состояние, которое соответствует состоянию второго релейного элемента 6. Положим, что выходной сигнал D-триггера 8 ме- няется дискретно в пределах +А. Знак сигнала на выходе элемента РАВНОЗНАЧНОСТЬ 9 соответствует знаку произведения сигналов с выходов первого релейного элемента 5 и D-триггера 8.

Каскад, образованный первым сумматором 1, первым интегратором 3 и первым релейным элементом 5, представляет собой первый автоколебательный каскад с частотно-широтно-им15 пульсной модуляцией и предназначен для преобразования первого сигналасомножителя. Амплитуда выходного сигнала первого интегратора 3 нормируется величиной порогов переключе²⁰ ния первого релейного элемента 5, а производная и период следования зависят от уровня первого сигнала-сомножителя (фиг. 2а). Первый автоколебательный каскад является ведущим по отношению к второму автоколебательному каскаду, образованному вторым сумматором 2, интегратором 4 и релейным элементом 6, и осуществляющим преобразование второго сигнала30 сомножителя.

Синхронно с задним фронтом выходных импульсов первого релейного элемента 5 (фиг. 2 а) на выходе формирователя 7 формируются импульсы ма35 лой длительности (фиг. 2Й), с помощью которых подается сигнал, разрешающий D-триггеру 8 переключаться в противоположное состояние.

До момента времени t _г наличие тактовых импульсов на выходе формирователя 7 импульса малой длительности не приводит к переключению Dтриггера 8, так как он и второй ре45 лейный элемент 6 находятся в одинаковых состояниях - А (фиг. 2&,E>,?, 3, t<t₍). В момент времени t₍ второй релейный элемент 6 переключается в состояние +А выходным сигналом второго интегратора 4 (фиг. 28,?), подготавливая тем самым переход Dтриггера 8 в аналогичное состояние +А. В момент времени t_? (фиг. 2?) на выходе формирователя 7 импульса малой длительности формируется очередной тактовый импульс и выходной сигнал D-триггера 8 (фиг, 2^) становится положительным.

В дальнейшем процесс повторяется. Сначала под действием сигнала развертки с выхода второго интегратора 4 происходит переключение второго релейного элемента 6, а затем с появлением очередного тактового импульса с выхода формирователя 7 импульса малой длительности происходит срабатывание D-триггера 8 и он переключается в состояние, аналогичное состоянию второго релейного элемента 6 (фиг. 2 S -¾).

Производная выходного сигнала второго интегратора 4 и период импульсов на выходе D-триггера 8 определяются уровнем второго сигнала сомножителя. В итоге на выходах первого релейного элемента 5 и D-триггера 8 формируются потоки импульсов со ’’случайными друг относительно дру- 20 га частотами следования. При этом постоянная составляющая импульсов на выходе элемента РАВНОЗНАЧНОСТЬ 9 (фиг. 2е) пропорциональна произведению первого.и второго сигналов-со—< множителей.

В перемножителе повышена точность работы за счет исключения источника импульсных помех, которым является ключевой элемент, входящий в состав блока синхронизации, а также за счет того, что второй автоколебательный каскад непрерывно находится под воздействием управляющего сигнала, что снижает влияние на него внешних помех.

Claims

Изобретение относитс к электрическим вьмислительным устройствам и может быть использовано в аналоговы вычислительных машинах. Целью изобретени вл етс повышение точности. На фиг. 1 изображена функциональ на схема перемножител } на фиг. 2 временные диаграммы сигналов. На фиг, 1 обозначены первый и второй сумматоры 1 и 2, первый и второй интеграторы 3 и 4, первый и второй релейные элементы 5 и 6, фор мирователь 7 импульса малой длитель ности/) -триггер 8, элемент РАВНОЗНАЧНОСТЬ 9, источники 10 и 11 первого и второго сигналов-сомножителей и выход 12. На фиг. 2 введены следующие обозначени : y(t), y(t) - выходные сигналы первого и второго интеграторов 3 и 4 соответственно; y5(t), ) - выходные сигналы первого и второго релейных элементов 5 и 6 соответственно; y.j(t) - выходное напр жение формировател 7 импульса малой длитель ности; yg(t} - выходной сигнал D-триггера 8;У (} сигнал на выходе 12; Х, сигналы-сомножители. Перемножитель работает следующим образом. Первый и второй релейные элементы 5 и 6 выполнены с.порогами переключени ±В, и iBj соответственно и имеют неинвертирующую петлю гистерезиса . Выходной сигнал первого и второго релейных элементов 5 и 6 ме н етс дискретно в пределах +А. Формирователь 7 импульса малой «длительности формирует импульсы положительной пол рности и малой длительности синхронно с моментом формировани , например, заднего фронта импульса на выходе первого релейного элемента 5. Оттриггер 8 имеет информационный вход и тактовый вход. При отсутствии сигнала на выходе формировател 7 импульса малой длительности О-три гер сохран ет свое предыдущее состо ние независимо от знака сигнала на информационном входе. Наличие та тового импульса на выходе формирова тел 7 импульса малой длительности 22 переводит D-триггер 8 в состо ние, которое соответствует состо нию второго релейного элемента 6. Положим, что выходной сигнал D-триггера 8 мен етс дискретно в пределах +А. Знак сигнала на выходе элемента РАВНОЗНАЧНОСТЬ 9 соответствует знаку произведени сигналов с выходов первого релейного элемента 5 и D-триггера 8. Каскад, образованный первым сумматором 1, первым интегратором 3 и первым релейным элементом 5, представл ет собой первый автоколебательньй каскад с частотно-широтно-импульсной модул цией и предназначен дл преобразовани первого сигналасомножител . Амплитуда выходного сигнала первого интегратора 3 нормируетс величиной порогов переключени первого релейного элемента 5, а производна и период следовани завис т от уровн первого сигнала-сомножител (фиг. 2а). Первый автоколебательный каскад вл етс ведущим по отношению к второму автоколебательному каскаду, образованному вторым сумматором 2, интегратором А и релейным элементом 6, и осуществл ющим преобразование второго сигналасомножител . Синхронно с задним фронтом выходных импульсов первого релейного элемента 5 (фиг. 2а) на выходе формировател 7 формируютс импульсы малой длительности (фиг. 2), с помощью которых подаетс сигнал, разрешающий D-триггеру 8 переключатьс в противоположное состо ние. До момента времени t наличие тактовых имцульсов на выходе формиров ател 7 импульса малой длительности не приводит к переключению Dтриггера 8, так как он и второй релейный элемент 6 наход тс в одинаковых состо ни х - А (фиг. 2В,Ь,1, 3, ,). В момент времени t, второй релейный элемент 6 переключаетс в состо ние +А выходным сигналом второго интегратора 4 (фиг. 28,г), подготавлива тем самым переход Птриггера 8 в аналогичное состо ние +А. В момент времени t (фиг. 2&) на выходе формировател 7 импульса малой длительности формируетс очередной тактовый импульс и выходной сигнал D-триггера 8 (фиг, 2) становитс положительным. 3 в дальнейшем процесс повтор етс . Сначала под действием сигнала развертки с выхода второго интегратора 4 происходит переключение второго релейного элемента 6, а затем с по в лением очередного тактового импульса с выхода формировател 7 импульса малой длительности происходит срабатьшание D-триггера 8 и он переключаетс в состо ние, аналогичное состо нию второго релейного элемента 6 (фиг. 2S -). Производна выходного сигнала второго интегратора 4 и период импульсов на выходе D-триггера 8 определ ютс уровнем второго сигнала сомножител , В итоге на выходах первого релейного элемента 5 и D-триггера 8 формируютс потоки импульсов со случайными друг относительно дру га частотами следовани . При этом постЪ нна составл юща импульсов на выходе элемента РАВНОЗНАЧНОСТЬ 9 (фиг. 2е) пропорциональна произведе ниш первого.и второго сигналов-со- множителей. В перекнокителе повышена точность работы за счет исключени источника импульсных помех, которым вл етс ключевой элемент, вход щий в состав блока синхронизации, а также за счет того, что второй автоколебательный каскад непрерьгано находитс под воздействием управл ющего сигнала, что 024 снижает вли ние на него внешних помех . Формула изобретени Перемножитель, содержащий соединенные последовательно источник первого сигнала-сомножител , первый . сумматор, первый интегратор, первый релейный элемент, выход которого соединен с вторым входом первого сумматора , с входом формировател импульса ;малой длительности и с первым входом элемента РАВНОЗНАЧНОСТЬ, выход которого вл етс выходом перемножител , соединенные последовательно источник второго сигнала-сомножител и второй сумматор, выход которого подключен к входу второго интегратора, второй релейный элемент , отличающийс тем, что, с целью повышени точности, в него введен D-триггер, информационный вход которого соединен с выходом второго релейного элемента, выход формировател импульса малой длительности подключен к тактовому входуD-триггера, выход которого соединен с вторым входом элемента РАВНОЗНАЧНОСТЬ и с вторым входом второго сумматора , выход второго интегратора подключен к входу второго релейного эле мента .