SU1370773A1 - Мостовой диодный коммутатор - Google Patents

Abstract

Изобретение относитс  к импульсной технике. Мостовой диодный коммутатор содержит ключевой каскад 1 на ключевых диодах 2-5 и управл ющих диодах 6-7, источник тока (ИТ) 8, включающий резисторы (Р) 9, 10, то- козадающий Р 11 и транзистор 12, ИТ 13, включаю1ций Р 14, 15, токозадающий Р 16 и транзистор 17, источник 18 входного сигнала, триггер 19 управлени , нагрузку 20, операционный усилитель 21, суммируюпще Р 22, 23, ком- пенсируклций Р 24, корректирующий Р 26, шины 27, 29 питани , Р 25 обратной св зи, общую шину 28, шины 30, 31 управлени . Изобретение повьш1ает точность коммутации. 1 ил.

Description

(Л

со о

00

Изобретение относитс  к импульсной технике и может быть использовано в качестве коммутатора аналоговых сигналов, в частности при построении устройств выборки и запоминани , пш- роко используемых в линейных системах .

Цель изобретени  - повышение точности коммутации.

На чертеже представлена структурна  схема мостового диодного коммутатора .

Мостовой диодный коммутатор содержит ключевой каскад 1, вьтолнен- ный на четырех ключевых диодах и двух управл ющих диодах 6, 7, первы источник 8 тока, которьш состоит из первого делител  напр жени , выполненного на первом и втором резисто- pax 9, 10, первого токозадающего резистора 11 и первого транзистора 12, второй источник 13 тока, который состоит из второго делител  напр жени , выполненного на третьем и чет- вертом резисторах 14, 15, второго токозадающего резистора 16 и второго транзистора 17, источник 18 входного сигнала, триггер 19 управлени , нагрузку 20, операционный усилитель 21, первый и второй суммируюи,.,,; резисторы 22, 23, компенсирующий резис -тор 24, резистор 25 обратной св зи и корректирующий резистор 26, первую шину 27 питани , общую шину 28, вто- рую шину 29 питани , шины 30 и 31 управлени .

Катод первого ключевого диода 2 соединен с анодом четвертого ключевого диода 5 и с первьп выводом источ- ника 18 входного сигнала, второй вывод которого подключен к общей шине 28. Анод первого ключевого диода 2 соединен с анодом второго ключевого диода 3, с анодом первого управл юще го диода бис коллектором первого транзистора 12 первого источника 8 тока, катод второго ключевого диода 3 соединен с анодом третьего ключевого диода 4 и с первым выводом нагруз ки 20, второй вывод которой подключе к общей шине 28. Катод третьего ключевого диода 4 соединен с катодом четвертого ключевого диода 5, с катодом второго управл ющего диода 7 и с коллектором второго транзистора 17 второго источника 13 тока. Нулевой выход триггера 1 9 управлени  соединен с анодом второго управл ющего диода

7, а единичный выход соединен с катодом первого управл ющего диода 6. Входы триггера 19 управлени  соединены соответственно с шинами 30 и 3I управлени . Эмиттер первого транзистора 12 соединен с первым выводом первого токозадающего резистора 11, второй вьгаод которого соединен с первой шиной 27 питани  и первым выводом резистора 10. Второй вывод-резистора 10 соединен с базой транзистора 12 и первый вьшодом резистора 9, второй вывод которого подсоединен к общей шине 28. Эмиттер второго транзистора 17 соединен с первым выводом второго токозадающего резистора 16, второй вывод которого соединен с второй шиной 29 питани  и первым выводом резистора 15, второй вывод которого соединен с базой транзистора 17 и первым выводом резистора 14, второй вьшод которого подсоединен к общей шине 28. Инвертирующий вход операционного усилител 

21соединен через первый суммирующий резистор 22 с эмиттером первого транзистора 12, через второй суммирующий резистор 23 с эмиттером второго транзистора 17 и через резистор 25 обратной св зи - со своим выходом и первым выводом корректирующего резистора

26, второй вывод которого подключен к базе первого транзистора 12. Неинвертирующий вход операционного усилител  21 через компенсирующий резистор 24 соединен с общей шиной 28.

Дл  получени  малых значений времени переключени  и снижени  величины емкостных импульсных наводок с управл ющих шин на выход коммутатора в качестве ключевых и управл ющих диодов целесообразно применить диоды Шотки, например КД 514А, ЗА527Б.

Триггер 19 управлени  может быть реализован на основе выпускаемых промышленностью серий цифровых элементов , например серии К530, К531 с временем задержки на вентиль до 5 не

В качестве операционного усилител  21 могут быть использованы прецизионные операционные усилители К140УД14, К140УД17 и др.

В качестве суммирующих резисторов

22и 23, компенсирующего резистора 24, резистора 25 обратной св зи и корректирующего резистора 26 могут использоватьс  прецизионные резисторы с металлодиэлектрическим провод щим слоем типа С2-14, С2-29.

Принцип работы мостового диодного коммутатора заключаетс  в следующем .

Реэистивные делители, выполненные с на резисторах 9, 10 и 14, 15 создают смещение в базах транзисторов 12 и 17. Через токозадающие резисторы 11 и 16 соответственно создаетс  положительный и отрицательный ток стабили- ю зации. Управл пощие напр жени  с нулевого и единичного выходов триггера 19 управлени  подаютс  на ключевой каскад в противсфазе через управл ющие диоды 6 и 7.15

При положительном управл ющем напр жении на катоде диода 6 и отрицательном управл ющем напр жении на аноде диода 7 эти диоды заперты, а диоды 2-5 диодной мостовой схемы от- 20 перты, и через оба плеча схемы течет посто нный ток от одного источника тока к другому. Одно плечо диодной мостовой схемы образуют диоды 2 и 5, а другое - диоды 3 и 4. Таким обра- 25 зом, сигнал источника 18 входного сигнала прикладываетс  к нагрузке 20, При отрицательном управл ющем напр жении на катоде диода 6 и положительном управл ющем напр жении ЗО на аноде диода 7 эти диоды отперты, а диоды 2-5 диодной мостовой схемы заперты, и источник 18 входного сигнала отключаетс  от нагрузки. ПадеС выхода операционного усилител  21 сигнал разбаланса, пропорциональный разности токов источников 8 и 13 тока, через корректирующий резистор 26 поступает в базу транзистора 12. Таким образом осуществл етс  компенсаци  токов первого и второго источников до их равенства.

Claims (1)

1. Формула изобретени 

   Мостовой диодный коммутатор, содержащий ключевой каскад, выполненный на четырех ключевых диодах и двух управл ющих диодах, первый и второй источники тока, каждый из которых выполнен на делителе напр жени  из двух резисторов, токозадающем резисторе и транзисторе, источник входного сигнала, нагрузку, триггер управлени , первую и вторую шины питани , общую шину, первую и вторую шины управлени , катод первого ключевого диода соединен с анодом четвертого ключевого диода и с первым выводом источника входного сигнала, второй вывод которого подключен к общей пшне, анод первого ключевого диода соединен с анодом второго ключевого диода, с анодом первого управл ющего

   40

   диода и коллектором первого транзистора первого источника тока, катод второго ключевого диода соединен с ни  напр жений с первого токозадающе- ,r анодом третьего ключевого диода и с

   первым выводом нагрузки, второй вывод которой подключен к общей шине, катод третьего ключевого диода соединен с катодом четвертого ключевого диода, катодом второго управл ющего диода и коллектором второго транзистора второго источника тока, первый и второй входы триггера управлени  соединены соответственно с первой и второй шинами управлени , нулевой выход триггера управлени  соединен с анодом второго управл ющего диода, а единичный выход - с катодом первого управл ющего диода, перва  шина питани  через токозадающий резистор

   JW

   где напр жение на выходе операционного усилител  21;

   го резистора 11 первого источника 8 тока и второго токозадающего резистора 16 второго источника 13 тока через суммирующие резисторы 22 и 23 соответственно подаютс  на инвертирующий вход операционного усилител  21, неинвертирующий вход которого через компенсирующий резистор 24 соединен с общей шиной 28. Таким образом, операционный усилитель 2 включен по схеме инвертирующего сумматора. Сигнал разбаланса равен

   45

   -(U

   ОУ 21

   ) (R55/R

   25

   ) и

   22

   )U

   KM)

   50

   первого источника тока соединена с эмиттером транзистора первого источника тока, база которого подключена к средней точке делител  напр жени  первого источника тока,один из резисторов которого соединен с первой ошной питани , а другой резистор соединен с общей шиной, втора  шина питани  через токозадающий резистор

   Up - падение напр жений на резисторах 16 и 11 соот- ветственно;

   , значени  сопротив 22

   лений резистора обратной св зи и суммирующих резисторов соответственно.

   С выхода операционного усилител  21 сигнал разбаланса, пропорциональный разности токов источников 8 и 13 тока, через корректирующий резистор 26 поступает в базу транзистора 12. Таким образом осуществл етс  компенсаци  токов первого и второго источников до их равенства.

   Формула изобретени 

   Мостовой диодный коммутатор, содержащий ключевой каскад, выполненный на четырех ключевых диодах и двух управл ющих диодах, первый и второй источники тока, каждый из которых выполнен на делителе напр жени  из двух резисторов, токозадающем резисторе и транзисторе, источник входного сигнала, нагрузку, триггер управлени , первую и вторую шины питани , общую шину, первую и вторую шины управлени , катод первого ключевого диода соединен с анодом четвертого ключевого диода и с первым выводом источника входного сигнала, второй вывод которого подключен к общей пшне, анод первого ключевого диода соединен с анодом второго ключевого диода, с анодом первого управл ющего

   40

   45

   первым выводом нагрузки, второй вывод которой подключен к общей шине, катод третьего ключевого диода соединен с катодом четвертого ключевого диода, катодом второго управл ющего диода и коллектором второго транзистора второго источника тока, первый и второй входы триггера управлени  соединены соответственно с первой и второй шинами управлени , нулевой выход триггера управлени  соединен с анодом второго управл ющего диода, а единичный выход - с катодом первого управл ющего диода, перва  шина питани  через токозадающий резистор

   JW

   M)

   50

   55

   первого источника тока соединена с эмиттером транзистора первого источника тока, база которого подключена к средней точке делител  напр жени  первого источника тока,один из резисторов которого соединен с первой ошной питани , а другой резистор соединен с общей шиной, втора  шина питани  через токозадающий резистор

   второго источника тока соединена с эмиттером транзистора второго источника тока, база которого подключена к средней точке делител  напр жени  второго источника тока, один из резисторов которого соединен с второй шииой питани , а другой резистор соединен с общей шииой, отличающийс  тем, что, с целью повьше- ии  точности коммутации, введены операционный усилитель, первый и второй суммирующие резисторы, компенсирую

   рующий вход операционного усилител  соединен через первый суммирующий резистор с эмиттером транзистора первого источника тока, через второй суммирующий резистор с эмиттером ; зистора второго источника тока и через резистор обратной св зи - со своим выходом и первым вьшодом корректирующего резистора, .второй вывод которого подключен к базе транзистора первого источника тока, неинвер- тирующий вход операционного усилите

   щий резистор, резистор обратной св зи л  через компенсирующий резистор и корректирующий резистор, инверти- 15 соединен с общей шиной.