SU1352612A1 - Wide-band amplitude detector - Google Patents

Wide-band amplitude detector Download PDF

Info

Publication number
SU1352612A1
SU1352612A1 SU843826243A SU3826243A SU1352612A1 SU 1352612 A1 SU1352612 A1 SU 1352612A1 SU 843826243 A SU843826243 A SU 843826243A SU 3826243 A SU3826243 A SU 3826243A SU 1352612 A1 SU1352612 A1 SU 1352612A1
Authority
SU
USSR - Soviet Union
Prior art keywords
amplifier
limiter
amplitude detector
dynamic memory
output
Prior art date
Application number
SU843826243A
Other languages
Russian (ru)
Inventor
Юрий Владимирович Уфимцев
Original Assignee
Предприятие П/Я А-7538
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Предприятие П/Я А-7538 filed Critical Предприятие П/Я А-7538
Priority to SU843826243A priority Critical patent/SU1352612A1/en
Application granted granted Critical
Publication of SU1352612A1 publication Critical patent/SU1352612A1/en

Links

Landscapes

  • Radar Systems Or Details Thereof (AREA)

Abstract

Изобретение может быть использовано в широкополосных амплитудных детекторах с подавленной несущей час- тотой. Цель изобретени  - повышение быстродействи  при сохранении низкого уровн  пульсаций вых.одного напр жени . Устройство содержит два динамич. запоминающих звена 1 и 2, фазовращатель 3 на 90 , усилитель-ограничитель 4. Вновь введен блок 5 задержки переднего фронта импульса. 2 ил. § (Л дхо о .1I Р Выход фиг1The invention can be used in broadband amplitude detectors with suppressed carrier frequency. The purpose of the invention is to increase speed while maintaining a low ripple level of the output voltage of one. The device contains two dynamic. memory link 1 and 2, the phase shifter 3 90, the amplifier-limiter 4. The block 5 delayed front of the pulse. 2 Il. § (L dho about .1I P Output Fig1

Description

113113

Изобретение относитс  -к радиотехнике и может быть использовано в широкополосных амплитудных детекторах с подавленной несущей частотой. The invention relates to radio engineering and can be used in wideband amplitude detectors with a suppressed carrier frequency.

Цель изобретени  - повышение быстродействи  при сохранении низкого уровн  пульсаций выходного напр жени .The purpose of the invention is to increase the speed while maintaining a low level of ripple output voltage.

На фиг. 1 приведена электрическа  функциональна  схема широкополосного амплитудного детектораj на фиг. 2 - диаграммы, по сн нмцие его работу.FIG. 1 shows an electrical functional diagram of the wideband amplitude detector in FIG. 2 - diagrams, according to his work.

Широкополосный амплитудный детектор содержит первое и второе динами- ческие запоминающие звень  1 и 2, фазовращатель 3 на 90°, усилитель-ограничитель 4 и блок 5 задержки переднего фронта импульса.The wideband amplitude detector contains the first and second dynamic storage units 1 and 2, the phase shifter 3 at 90 °, the amplifier-limiter 4, and the block 5 of the leading edge delay of the pulse.

Широкополосный амплитудньм детек- тор работает следующим образом.The wideband amplitude detector works as follows.

Амплитудно-модулированный входной сигнал с синусоидальным заполнением ( фиг. 2а), изменивший свою фазу ffa 90° в фазовращателе 2 (фиг. 2б), ог- раничиваетс  усилителем-ограничителем 4 до пр моугольных импульсов ти- 1па меандра (фиг. 2в). Передний фронт управл ющего импульса с инверсного выхода усилител -ограничител  4 за- держиваетс  блоком 5 задержки переднего фронта импульса на врем  (фиг. 2г).The amplitude-modulated input signal with sinusoidal filling (Fig. 2a), which changed its phase ffa 90 ° in phase shifter 2 (Fig. 2b), is limited by amplifier-limiter 4 to square pulse of a 1-1 square wave (Fig. 2b). The leading edge of the control pulse from the inverse output of the amplifier-limiter 4 is delayed by the block 5 of the delay of the leading edge of the pulse by time (Fig. 2d).

По вление положительного напр жени  на управл ющих входах динамичес- ких запоминающих звеньев 1 и 2 уста- н.авливает их в режим записи информации с входа, а по вление нул  - в режим хранени .The occurrence of a positive voltage on the control inputs of the dynamic storage links 1 and 2 sets them to the information recording mode from the input, and the appearance zero to the storage mode.

Таким образом, динамические запо- минающие звень  1 и 2 наход тс  попеременно то в режиме записи, то в . режиме хранени . Одновременно в режи12 Thus, the dynamic memory units 1 and 2 are alternately in recording mode, then in. storage mode. Simultaneously in mode 12

ме хранени  они могут находитьс  только во врем  задержки переднего фронта управл 1ющих импульсов (С, ). Одновременный режим записи в динамических запоминающих звень х 1 и 2 исключен, что преп тствует проходу информации насквозь с входа устройства на ег о выход. Таким образом, информаци  с входа широкополосного амплитудного . детектора записываетс  в динамическое запоминающее звено 1 и запоминаетс  им на уровне, равном U«sin (+90 ) (фиг. 2д, пиковое значение сигнала).during storage, they can only be found during the delay of the leading edge of the control pulses (C,). The simultaneous recording mode in dynamic storage units x 1 and 2 is excluded, which prevents the passage of information through from the device input to its output. Thus, the information from the wideband amplitude input. The detector is recorded in a dynamic storage link 1 and stored at the level equal to U "sin (+90) (Fig. 2e, peak value of the signal).

Пиковое значение сигнала перезаписываетс  в динамическое запоминающее звено 2 (фиг. 2е), выполн ющее дополнительную функцию сглаживающего фильтра.The peak value of the signal is rewritten into the dynamic memory link 2 (Fig. 2e), which performs the additional function of the smoothing filter.

Claims (1)

Формула изобретени Invention Formula Широкополосный амплитудный детектор , содержащий последовательно соединенные первое и второе динамические запоминающие звень ,, последовательно соединенные фазовращатель на 90, вхйд которого подключен к входу первого динамического запоминающего звена , и усилитель-ограничитель, отличающийс  тем, что, с целью повышени  быстродействи  при сохранении низкого уровн  пульсаций выходного напр жени , в него введен блок задержки передн его фронта импульса , включенный между инверсным выходом усилител -ограничител  и управл ющим вхсдом первого динамического запоминающего звена, а управл ющий вход второго динамического запоминающего звена подключен к пр мому выходу усилител -ограничител .A wideband amplitude detector containing serially connected first and second dynamic memory links, a serially connected phase shifter of 90, which is connected to the input of the first dynamic memory link, and an amplifier-limiter, characterized in that, in order to increase speed while maintaining a low ripple level an output voltage, a front-end delay pulse block is inserted in it, connected between the inverse output of the amplifier-limiter and the control input th dynamic storage unit, and the control input of the second dynamic memory unit is connected to a direct output of limiting amplifier. OLOL tt rr г дy d гп гл / gp hl / n nn n фие.2FI.2
SU843826243A 1984-12-13 1984-12-13 Wide-band amplitude detector SU1352612A1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU843826243A SU1352612A1 (en) 1984-12-13 1984-12-13 Wide-band amplitude detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU843826243A SU1352612A1 (en) 1984-12-13 1984-12-13 Wide-band amplitude detector

Publications (1)

Publication Number Publication Date
SU1352612A1 true SU1352612A1 (en) 1987-11-15

Family

ID=21151927

Family Applications (1)

Application Number Title Priority Date Filing Date
SU843826243A SU1352612A1 (en) 1984-12-13 1984-12-13 Wide-band amplitude detector

Country Status (1)

Country Link
SU (1) SU1352612A1 (en)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Проектирование и применение операционных усилителей/ Под ред. Дж. Грэма. М.: Мир, 1974, с. 450. *

Similar Documents

Publication Publication Date Title
Radeka Optimum signal-processing for pulse-amplitude spectrometry in the presence of high-rate effects and noise
US4658368A (en) Peak position detector
US4362996A (en) Method and means for an accurate wideband peak detector
SU1352612A1 (en) Wide-band amplitude detector
US4271535A (en) Noise eliminating system
CA2004136A1 (en) Extraneous frequency detector
SU1370623A1 (en) Device for measuring noise signal intensity
US3990015A (en) Differential phase shift keyed detector utilizing a circulating memory
US4717837A (en) Sample and hold network
SU684475A1 (en) Periodically recurrent signal accumulator
SU1179552A1 (en) Digital information reception device
SU815891A1 (en) Pulse selector by repetition frequency
SU1170618A1 (en) Frequency-to-voltage converter
SU1146812A1 (en) Superregenerative radio reception device
SU1408389A1 (en) Method of reproducing shf radio-pulses and apparatus for performing same
SU1076870A1 (en) Pseudo=linear correcting device for control systems
SU417891A1 (en)
RU1823130C (en) Detector of amplitude-modulated signals
SU1666968A1 (en) Digital phase meter
SU1185560A1 (en) Frequency multiplier
SU573857A1 (en) Signal shaping device
SU744906A1 (en) Low-frequency signal frequency multiplier
SU1104645A1 (en) Amplifying device with zero drift correction
SU1665499A2 (en) Dc chopper amplifier
SU1233261A1 (en) Gate-type power amplifier