SU1347170A1

SU1347170A1 - Pulse forming device

Info

Publication number: SU1347170A1
Application number: SU864001680A
Authority: SU
Inventors: Олег Игорьевич Зайцев
Original assignee: Предприятие П/Я А-3706
Priority date: 1986-01-03
Filing date: 1986-01-03
Publication date: 1987-10-23

Abstract

Изобретение относитс к средствам св зи и может быть использовано в качестве передатчика электрических сигналов через кабельную магистраль. Цель изобретени - увеличение быстродействи и расширение функциональных возможностей - достигаетс за счет обеспечени четьфех режимов работы устройства. З лучшение энергетических характеристик достигаетс за счет уменьшени сквозного тока. Дл этого в устройство дополнительно введены логический расширитель 16, два транзистора 17 и 18 и резисторы 19 - 25. Кроме того, устройство со держит транзисторы 1 и 2, 7 и 8 и 11 и 12 разного типа проводимости, шины 3 и 4 источника питани ,резисторы 5и6и12и14, выходную шину 9, конденсаторы 13 и 15, шину 26. В устройстве значительно ослаблены выбросы тока при переключении транзисторов в результате введени узлов рассасывани тока разр да базы. 1 ил. (Л с: оЗThis invention relates to communications and can be used as an electrical signal transmitter through a cable trunk. The purpose of the invention — an increase in speed and an increase in functionality — is achieved by providing in-house device operation modes. The improvement of the energy characteristics is achieved by reducing the through current. For this, a logical expander 16, two transistors 17 and 18, and resistors 19 - 25 are additionally introduced into the device. In addition, the device contains transistors 1 and 2, 7 and 8 and 11 and 12 of different conductivity types, bus 3 and 4 of the power supply, resistors 5 and 6 and 14, 14, output bus 9, capacitors 13 and 15, bus 26. The device has significantly reduced current surges when switching transistors as a result of the introduction of resorption units of the base discharge current. 1 il. (L with: OZ

Description

11eleven

Изобретение относитс к промышленности средств св зи и может быть использовано в качестве передатчика электрических сигналов через кабель- нуга магистраль.The invention relates to the communications industry and can be used as an electrical signal transmitter through a cable trunk.

Целью изобретени вл етс увеличение быстродействи , увеличение функциональных возможностей за счет обеспечени четырех режимов работы, улучшение энергетических характеристик за счет уменьшени сквозного тока .The aim of the invention is to increase the speed, increase functionality by providing four modes of operation, improving energy performance by reducing the through-current.

На чертеже приведена электрическа принципиальна схема устройства, The drawing shows an electrical schematic diagram of the device,

Устройство формировани импульсов содержит транзисторы 1 и 2 разных типов проводимости, эмиттеры которых соединены соответственно с положительной 3 и отрицательной 4 шинами источника питани , а базы подключены к первым выводам соответствующего первого 5 и в торого 6 резисторов, третий 7 и четвертый 8 транзисторы выходного каскада разного типа прово димости, коллекторы которых соединен соответственно с положительной 3 и отрицательной 4 шинами источника питани , базы их соединены между соThe pulse shaping device contains transistors 1 and 2 of different types of conductivity, the emitters of which are connected to a positive 3 and negative 4 power supply buses, respectively, and the bases are connected to the first terminals of the corresponding first 5 and 6 other resistors, the third 7 and fourth 8 transistors of the output stage of different type of conductivity, the collectors of which are connected to the positive 3 and negative 4, respectively, power supply buses, their bases are connected between

бой, эмиттеры их соединены между собой и подключены к выходной шине 9 устройства, п тый 10 и шестой 11 транзисторы разных типов проводимости , база п того транзистора 10 подключена к первому выводу третьего резистора 12 и первой обкладке пер- вого конденсатора 13, база шестого транзистора 11 подключена к первому выводу четвертого резистора 14 и первой обкладке второго конденсатора 15battle, their emitters are interconnected and connected to the output bus 9 of the device, fifth 10 and sixth 11 transistors of different types of conductivity, the base of the fifth transistor 10 is connected to the first output of the third resistor 12 and the first plate of the first capacitor 13, the base of the sixth transistor 11 is connected to the first output of the fourth resistor 14 and the first plate of the second capacitor 15

Кроме того, устройство содержит логический расширитель 16, седьмой 17 и восьмой 18 транзисторы, п тый 19, шестой 20, седьмой 21, восьмой 22, дев тьш 23, дес тый 24 и одиннадцатый 25 резисторы, причем первый и второй входы логического расширител 16 подключены соответственно к первой 26 и второй 27 входной шинам устройства, а первый и второй выходы логического расширител 16 соединены с базами соответствующего седьмого 17 и восьмого 18 транзисторов, эмиттер седьмого транзистора 17 подключен через шестой резистор 20 к общей шине второго источника питани , кол- лектор седьмого транзистора 17 соединен с второй обкладкой первого конденсатора 13 и с первым выводом п In addition, the device contains a logical expander 16, the seventh 17 and eighth 18 transistors, the fifth 19, sixth 20, seventh 21, eighth 22, nine nine 23, tenth 24 and eleventh 25 resistors, the first and second inputs of the logical expander 16 are connected respectively, the first 26 and second 27 input buses of the device, and the first and second outputs of the logic expander 16 are connected to the bases of the corresponding seventh 17 and eighth 18 transistors, the emitter of the seventh transistor 17 is connected through the sixth resistor 20 to the common bus of the second power source, - lecturer seventh transistor 17 is connected to the second electrode of the first capacitor 13 and to a first terminal n

Q Q

цc

5 five

00

5 five

0 5 0 5

17021702

того резистора 19, второй вывод которого подключен к второму выводу третьего резистора 12, первому выводу первого резистора 5 и эмиттеру п того трднзистора 10, коллектор которог го подключен к второму выводу первого резистора 5 и соединен с эмиттером первого транзистора 1, коллектор которого подключен через дев тый резистор 23 к базе третьего транзистора 7 и первому выводу одиннадцатого резистора 25, второй вывод которого соединен с выходной шиной 9 устройства , эмиттер восьмого транзистора 18 подключен через седьмой резистор 21 к положительной шине 26 второго и.сточника питани , коллектор восьмого транзистора 18 соединен с второй обкладкой второго конденсатора 15 и с первым выводом восьмого резистора 22, второй вывод которого подключен квторому выводу четвертого резистора 14, первому выводу второго резистора 6 и эмиттеру шестого транзистора 11, коллектор которого под-г i ключен к второму выводу второго резистора 6 и соединен с эмиттером второго транзистора 2, коллектор которого подключен через дес тый резистор 24 к базе четвертого транзистора 8.of the resistor 19, the second output of which is connected to the second output of the third resistor 12, the first output of the first resistor 5 and the emitter of the fifth transistor 10, whose collector is connected to the second output of the first resistor 5 and connected to the emitter of the first transistor 1, the collector of which is connected through the first resistor 23 to the base of the third transistor 7 and the first output of the eleventh resistor 25, the second output of which is connected to the output bus 9 of the device, the emitter of the eighth transistor 18 is connected through the seventh resistor 21 to the positive A bus 26 of the second power supply source, the collector of the eighth transistor 18 is connected to the second plate of the second capacitor 15 and the first output of the eighth resistor 22, the second output of which is connected to the second output of the fourth resistor 14, the first output of the second resistor 6 and the emitter of the sixth transistor 11, the collector which is connected to the second output of the second resistor 6 and connected to the emitter of the second transistor 2, the collector of which is connected through the tenth resistor 24 to the base of the fourth transistor 8.

Устройство работает следующим образом .The device works as follows.

Если на шине 27 логического расширител 16 присутствует логическа 1, то напр жение на первом и втором выходах соответствует напр жению на шине 26. При присутствии логической 1 на шине 26 управл ющей транзистор 17 открываетс и переходит в режим стабилизации тока, определ емого напр жением на его базе и номиналом резистора 20. Транзистор 18 закрыт, В этом случае транзистор 1 открываетс и переходит в состо ние насыщени , а транзистор 2 запираетс . На выходе устройства формировани импульсов присутствует напр жение , близкое к +Е. При приходе на шину 26 логического О наоборот в режим генератора тока переходит транзистор 18, а транзистор 17 запи- раетс . Транзистор 2 открыт и насыщен , а транзистор 1 заперт. На вкходе устройства напр жение, близкое к ..If logical 1 is present on bus 27 of logic expander 16, then the voltage on the first and second outputs corresponds to the voltage on bus 26. In the presence of logic 1 on bus 26, the control transistor 17 opens and goes into current stabilization mode, determined by the voltage on its base and nominal resistor 20. Transistor 18 is closed. In this case, transistor 1 opens and goes into saturation state, and transistor 2 is locked. A voltage close to + E is present at the output of the pulse shaping device. When a logical O drive arrives at the bus 26, vice versa, the transistor 18 switches to the current generator mode, and the transistor 17 locks. Transistor 2 is open and saturated, and transistor 1 is locked. On the device side, the voltage is close to ..

При приходе на шину 26 логического О на втором выходе устанавливаетс напр жение логической 1, а на первом выходе - логического О,On arrival at the bus 26 of the logical O, the voltage of the logical 1 is set at the second output, and at the first output, the logical O,

33

Таким образом, транзисторы 17,18, и 2 запираютс , а выходной каскад фактически отключаетс от шин 3 (+Е„) и 4 (Е), а напр жение на выходе соответствует напр жению ли за счет резистора 25 обратнойThus, the transistors 17, 18, and 2 are locked, and the output stage is actually disconnected from the buses 3 (+ E ") and 4 (E), and the output voltage corresponds to the voltage due to the reverse resistor 25

св зи и нагрузки, подключенной своим вторым выводом к земле.connection and load connected by its second output to the ground.

При генерации однопол рных импульсов фиксируетс напр жение на шине 26, а управление осуществл етс по шине 27.When generating unipolar pulses, the voltage on the bus 26 is fixed, and control is carried out on the bus 27.

При логическом О на шине 27 на выходе устройства присутствует напр жение , близкое к напр жению О В. При приходе на шину 27 логической Г напр жение на выходе устройства (на нагрузке) зависит от напр жени на шине 26. При присутствии на шине 26 логической 1 устройство генерирует импульсы положительной пол рности, а при логическом О - импульсы отрицательной пол рности.With a logical O on the bus 27, the output of the device has a voltage close to the voltage O. When the bus 27 arrives at the logical G, the voltage at the output of the device (at the load) depends on the voltage on the bus 26. When there is a logical bus on the bus 26 1, the device generates positive polarity pulses, and for logical O, negative polarity pulses.

Врем включени транзистора в ключевом режиме на пор док превьш1ает врем его выключени без применени специальных мер рассасывани зар да базы. Указанное устройство снабжено двум узлами дл рассасывани зар да базы переключающих транзисторов 1 и 2. Например, открыт транзистор 17, а транзистор 18 закрыт. Ток транзистора 17 зависит от +Ер и практически равен току базы транзистора 1 (номинал резистора 5 достаточно велик). Транзисторы 10 и 11 закрыты, так как потенциал их базы равен потенциалу. эмиттера за счет наличи резисторов 12 и 14 и того, что по посто нному току базы этих транзисторов оборваны от коллекторов транзисторов 17 и 18. Ток, протекающий через резистор 19, создает падение напр жени 1,2 - 1,5 В,.независимое от напр жени пи- рани . При изменении состо ни на ши не 26 (при условии что на шине 27 ло гическа 1) транзистор 17 закрываетс , а транзистор; 18 переходит в активньй режим, т.е. потенциал на коллекторах транзисторов 17 и 18 повышаетс (за счет того, что эти тран зисторы разного типа проводимости). В момент выключени транзистора 17 потенциал на базе транзистора 10 повышаетс за счет того,что его база соединена с коллектором транзистора 17 через конденсатор (непосредственна св зь по переменному току), аThe switch-on time of the transistor in the key mode is by an order greater than the time it is turned off without the use of special measures to absorb the base charge. This device is equipped with two nodes for absorbing the charge of the base of the switching transistors 1 and 2. For example, the transistor 17 is open, and the transistor 18 is closed. The current of the transistor 17 depends on + Ep and is almost equal to the base current of transistor 1 (the resistor 5 is large enough). The transistors 10 and 11 are closed, since the potential of their base is equal to the potential. emitter due to the presence of resistors 12 and 14 and the fact that the DC base of these transistors are cut off from the collectors of transistors 17 and 18. The current flowing through the resistor 19 creates a voltage drop of 1.2 - 1.5 V, independent of Pranic voltage. When the state changes on the bus is not 26 (provided that on the bus 27 is logical 1) the transistor 17 closes and the transistor; 18 goes into active mode, i.e. the collector potential of transistors 17 and 18 rises (due to the fact that these transistors are of a different conductivity type). At the moment of turning off the transistor 17, the potential at the base of the transistor 10 rises due to the fact that its base is connected to the collector of the transistor 17 through a capacitor (direct connection with alternating current), and

10ten

1515

2020

2525

30thirty

3535

4040

4545

5050

эмиттер - через резистор, на котором падает напр жение 1,2-1,5 В, транзистор 10 открываетс и база транзистора 1 оказываетс подключенной к шине 3 (+Ер) через насыщенный транзисторemitter - through a resistor, on which the voltage drops 1.2-1.5 V, the transistor 10 opens and the base of the transistor 1 is connected to the bus 3 (+ Ep) through the saturated transistor

5555

10, т.е. .транзистор 1 закрываетс на пор док быстрее, чем если бы зар д базы рассасывалс через резистор 5. В это же врем повьш1ение потенциала на базе транзистора 11 приводит к его еще большему запиранию (за счет его проводимости р-п-р -типа ) и не вли ет на включение транзистора 2.10, i.e. The transistor 1 closes an order of magnitude faster than if the charge of the base was dissipated through the resistor 5. At the same time, increasing the potential on the base of the transistor 11 leads to its even locking (due to its p-p-type conductivity) and does not affect the turn on of transistor 2.

При следующем изменении состо ни на шине 26 за счет уменьшени потенциала на коллекторах транзисторов 17 и 18 открываетс транзистор 11 (аналогично открыванию транзистора 10 с учетом его противоположного типа проводимости), а запертый транзистор 10 еще больше запираетс , т.е. при помощи транзистора 11 транзистор 2 выключаетс быстрей, а транзистор 10 не мешает включению транзистора 1. При переключении схемы транзисторы 10 и 11 открываютс на врем , не превышающее 0,5 времени минимальной длительности импульса входного сигнала за счет выбора номинала конденсаторов 13 и 15, и к моменту каждого изменени состо ни на входе транзисторы 10 и 11 всегда заперты. Указанные , узлы разр да базы переключающих транзисторов практически не увеличивают ( потребление энергии схемой в целом и значительно повьш ают ее быстродействие .When the next state changes on the bus 26 due to a decrease in the potential at the collectors of transistors 17 and 18, transistor 11 opens (similarly to opening transistor 10 taking into account its opposite conductivity type), and the locked transistor 10 locks up even more. using transistor 11, transistor 2 turns off faster, and transistor 10 does not interfere with switching on transistor 1. When switching the circuit, transistors 10 and 11 open for a time not exceeding 0.5 times the minimum pulse width of the input signal by selecting the capacitors 13 and 15, and at the time of each state change at the input, transistors 10 and 11 are always locked. The indicated nodes of the base of the switching transistors practically do not increase (the power consumption of the circuit as a whole and significantly increase its speed.

Известный недостаток всех схем с наличием транзисторов 1 и 2, заклю- чающийс в том, что во врем переключени они могут одновременно проводить , что вызывает выбросы тока питани , величина которых может превьш1ать номинальный ток нагрузки более чем в три раза, значительно ослаблен введением узлов рассасывани разр да базы и включением резисторов 23 и 24. Указанные резисторы значительно ограничивают возможный сквозной ток и практически не вли ют на величину выходного сопротивлени и напр жени за счет большого коэффициента усилени выходных транзисторов 7 и 8. JThe known disadvantage of all circuits with the presence of transistors 1 and 2, is that during switching they can simultaneously conduct, which causes surges in the supply current, the magnitude of which can exceed the nominal load current more than three times, significantly weakened by the introduction of resorption nodes base discharge and the inclusion of resistors 23 and 24. These resistors significantly limit the possible through current and have almost no effect on the magnitude of the output resistance and voltage due to the large gain of the output GOVERNMENTAL transistors 7 and 8. J

Claims

Invention Formula

A pulse shaping device comprising first and second transistors513

Different conductivity types, the emitters of which are connected respectively to the positive and negative power supply buses, and the bases are connected to the first terminals of the respective first and second resistors, the third and fourth transistors of the output stage of different conductivity types, the collectors of which are connected respectively to the positive and negative power supply buses, their bases are interconnected, their emitters are interconnected and connected to the output bus of the device, fifth and; The sixth transistor of different types of conductivity, the base of the fifth transistor is connected to the first terminal of the third resistor and the first plate of the first capacitor, the base of the sixth transistor is connected to the first terminal of the fourth resistor and the first plate of the second capacitor, in order to increase speed, increase in functionality due to the provision of four modes of operation, improvement of energy characteristics due to reduction of through current, a logical expansion is introduced into it

the seventh and eighth transistors, the fifth. And the sixth, seventh and eighth, ninth and tenth and eleventh resistors, with the first and second inputs of the logical expander connected to the first and second input buses of the device, respectively, and the first and second outputs of the logical expander are connected to the bases of the corresponding seventh and eighth transistors, emitter Seventh TranReditor I. Shulla Order 5127/51

Compiled by V. Chizhikov Tehred I., Popovich

Corrector

Circulation 899 Subscription

VNIIPI USSR State Committee

for inventions and discoveries 113035, Moscow, Zh-35, Raushsk nab., 4/5

Production and printing company, Uzhgorod, st. Project, 4

g 5

0

five

0

706

The resistor is connected via the sixth resistor to the common bus of the second power source, the collector of the seventh transistor is connected to the second plate of the first capacitor and the first terminal of the fifth resistor, the second pin of which is connected to the second terminal of the third resistor, the first terminal of the first resistor and the emitter of the fifth transistor, the collector of which is connected to the second output of the first resistor and connected to the emitter of the first transistor, the collector of which is connected through the ninth resistor to the base of the third transistor and the first One eleventh resistor, the second terminal of which is connected to the output bus of the device, the emitter of the eighth transistor is connected via the seventh resistor to the positive bus of the second power source, the collector of the eighth transistor is connected to the second plate of the second capacitor and the first output of the eighth resistor, the second output of which is connected to the second the output of the fourth resistor. the first output of the second resistor and the emitter of the sixth transistor, the collector of which is connected to the second output of the second resistor and connected to the emitter of the second transistor, the number of - to which the lecturer is connected through the tenth resistor to the base of the fourth transistor, the third, fifth and seventh transistors of one conduction type, the first transistor of a different conduction type, with the second, third, fifth, seventh transistors having the same conductivity type.

Proofreader M. Demchik