SU1339594A1 - Устройство дл решени дифференциальных уравнений - Google Patents

Abstract

Изобретение относитс  к аналоговой вычислительной технике и предназначено дл  решени  дифференциальных ,8код Нач. сл . уравнений с использованием резистив- ных сеток. Целью изобретени   вл етс  повышение точности работы аналогового решающего узла во всем диапазоне изменени  величин напр жени  сигнала, питани  и температуры, а также унификаци  и упрощение режимов функционировани  узла. Устройство содержит операционные усилители 1-3, интегратор 4,конденсаторы пам ти 5, 6, масштабные резисторы 7-9,корректирующие потенциометры 10, 11, управл емый резистор 12, ключи 13-23. В устройстве коррекци  и запись сигнала на конденсаторы пам ти совмещены по времени. Это позвол ет упростить импульсную последовательность управлени  узлом при решении дифференциальных уравнений с помощью резистивной сетки. 2 ил. с & (Л Вы}(0й СО со со О1 со /ion. 8ы}(сд -о Фиг.1

Description

Изобретение относитс  к аналоговой вычислительной технике и предназначено дл  решени  дифференциальных уравнений с использованием резис- тивных сеток.

Известно устройство дл  решени  дифференциальных уравнений, содержащее усилитель, два конденсатора, резистор и три ключа l.10

Однако использование устройства при решении дифференциальных уравнений дает значительные погрешности, так как в этом устройстве отсутствует динамическа  коррекци  смещени  15 и температурного дрейфа. Кроме того, в устройстве отсутствует входной операционный усилитель, что также приводит к росту погрешности.

Наиболее близким по технической 20 сущности к изобретению  вл етс  аналоговый решающий узел дл  решени  дифференциальных уравнений, содержащий один входной и два выходных операционных усилител  с подключенными 25 к неинвертирующим входам последних конденсаторами пам ти, интегратор и управл емый выходным напр жением интегратора управл емый резистор, включенный в цепь коррекции смещени  30 уровн  входного операционного усилител , два резистора обратной св зи, которые поочередно образуют делитель напр жени  с общим резистором и перевод т выходные операционные усилите- gg ли в режим с коэффициентом усилени  ключевые элементы, коммутацией которых осуществл етс  динамическа  коррекции уровн , выборка аналоговой информации или ее трансл ци  2. 40

В известном устройстве применена так называема  коррекци  в паре, когда с помощью ключевых элементов, одного интегратора-инвертора и управл емого напр жением резистора вход- дБ ной ОУ поочередно работает в паре с одним из двух выходных ОУ. Функционирование описанного решающего узла происходит следующим образом. После проведени  динамической коррекции 50 нулевого уровн  осуществл етс  запись значени  на конденсатор пам ти, а затем входной ОУ включаетс  в пару с другим выходным ОУ и т.д. Благодар  этому схема узла становитс  дос- 55 таточно унифицированной. Автоматическа  отстройка смещени  уровн  нул  способствует уменьшению погрешности работы узла. Однако это известное

13395942

устройство liMeeT р д недостатков. Примененный динамический метод коррекции узла относительно посто нного уровн , а именно нулевого потенциала земли, не учитывает зависимость уровн  смещени  ОУ от значени  напр жени  сигнала U , который в диапазоне Uj. вызывает иной, нежели откорректированный , уровень смещени , В результате происходит накопление погрешности при работе узла в резистив- ной сетке. Кроме того, в известном устройстве коррекци  смещени  нулевого уровн  требует специального временного интервала, только по происшествии которого осуществл етс  выборка аналогового сигнала. Последнее обсто тельство замедл ет процесс вычислени , проводимого узлом, а необходимость сохран ть значение напр жени  коррекции в интеграторе-инвер- тор-е после ее проведени  усложн ет вид импульсной последовательности управлени  узлом.

Цель изобретени  - повьш1ение точности работы аналогового решающего узла во всем диапазоне изменени  величин напр жени  сигнала, питани  и температуры, а также унификаци  и упрощение режимов функционировани  узла.

Поставленна  цель достигаетс  тем, что в устройство, содержащее первый операционный усилитель, выход которого объединен с его инвертирующим входом и через замыкающие контакты первого и второго ключей соединен соответственно с неинвертируюш ми входами второго и третьего операционных усилителей, неинвертируюпще входы второго и третьего операционных усилителей через замыкающие контакты третьего и четвертого ключей подключены соответственно к первым обкладкам первого и второго запоминающих конденсаторов, вторые обкладки которых соединены с шиной нулевого потенциала , инвертирующие входы второго и третьего операционных усилителей соединены соответственно с первыми выводами первого и второго масштабных резисторов и coeдинeн)I соответственно с переключающими контактами п того и шестого ключей, замыкающие контакты которых объединены и подключены к первому выводу третьего масштабного резистора, выход второго операционного усилител  соединен с вторым выводом первого масштабного резнени  сигнала U , который в диапазоне Uj. вызывает иной, нежели откорректированный , уровень смещени , В результате происходит накопление погрешности при работе узла в резистив ной сетке. Кроме того, в известном устройстве коррекци  смещени  нулевого уровн  требует специального временного интервала, только по происшествии которого осуществл етс  выборка аналогового сигнала. Последнее обсто тельство замедл ет процесс вычислени , проводимого узлом, а необходимость сохран ть значение напр жени  коррекции в интеграторе-инвер- тор-е после ее проведени  усложн ет вид импульсной последовательности управлени  узлом.

Цель изобретени  - повьш1ение точности работы аналогового решающего узла во всем диапазоне изменени  величин напр жени  сигнала, питани  и температуры, а также унификаци  и упрощение режимов функционировани  узл

Поставленна  цель достигаетс  тем что в устройство, содержащее первый операционный усилитель, выход которого объединен с его инвертирующим входом и через замыкающие контакты первого и второго ключей соединен соответственно с неинвертируюш ми входами второго и третьего операционных усилителей, неинвертируюпще входы второго и третьего операционных усилителей через замыкающие контакты третьего и четвертого ключей подключены соответственно к первым обкладкам первого и второго запоминающих конденсаторов, вторые обкладки которых соединены с шиной нулевого потенциала , инвертирующие входы второго и третьего операционных усилителей соединены соответственно с первыми выводами первого и второго масштабных резисторов и coeдинeн)I соответственно с переключающими контактами п того и шестого ключей, замыкающие контакты которых объединены и подключены к первому выводу третьего масштабного резистора, выход второго операционного усилител  соединен с вторым выводом первого масштабного резнетора , с замыкающим контактом седьмого ключа и с размыкающим контактом восьмого ключа, переключающий контакт которого соединен с первым выходом устройства и с-переключающим контактом дев того ключа, замыкающий контакт которого соединен с информационным входом устройства и с размыкающим контактом дес того ключа, замыкающий контакт которого соединен с входом задани  начальных условий, выход третьего операционного усилител  соединен с замыкающим контакто м восьмого ключа, с вторым выводом второго масштабного резистора, с вторым выходом устройства и с замыкающим -контактом одиннадцатого ключа, переключающие контакты седьмого и одиннадцатого ключей объединены и подключены к инвертирующему входу интегратора, неинвертирующий вход которого соединен с шиной нулевого потенциала, выход интегр атора подключен к входу управл емого резистора , первый и второй выводы которого соединены соответственно с первым и вторым входами коррекции первого операционного усилител , введены первый и второй корректирующие потенциометры , причем первый, второй и тре-- тий входы коррекции второго операционного усилител  соединены соответственно с первым, вторым выводами ректирующего потенциометра, а первый , второй и третий входы коррекции третьего операционного усилител  соединены соответственно с первым вторым выводами и подвижным контактом второго корректирующего потенцио метра, переключающий контакт дес того ключа соединен с вторым выводом третьего масштабного резистора и с

10 неинвертирующим входом первого операционного усилител .

На фиг. 1 приведена принципиальна  схема аналогового решающего узла; на фиг. 2 - эпюры импульсных на15 пр жейий управлени  процессом ре- ше.ни .

20

25

Устройство содержит операционные усилители 1-3, интегратор 4, конденсаторы 5 и 6 пам ти, масштабные резисторы 7-9, корректирующие потенциометры 10 и 11, управл емьй резистор 12 и ключи 13-23. На неинвертирующий вход входного ОУ непосредственно поступает напр жение сигнала с переключающего контакта ключа 13, размыкающий контакт которого соединен с входной клеммой узла, а замыкающий - с клеммой задани  начальных условий. 30 Напр жение сигнала также поступает через общий резистор на инвертирующий вход одного из выходных ОУ, наход щегос  в рассматриваемый момент в паре с входным. При этом выходной

и подвижным контактом первого кор- ОУ переводитс  в режим с коэффициентом усилени 

номинал резистора обратной св зи , . номинал общего резистора 9

а его неинвертирующий вход с конденсатором пам ти соедин етс  с выходом входного ОУ. Напр жени  в схеме узла распредел етс  следующим образом . На конденсатор пам ти подаетс  сигнал с входа узла, искаженный на величину смещени  уровн  входного ОУ и зар жает его. Неинвертирующий вход выходного ОУ оказываетс  под напр жением конденсатора пам ти. Полученный дифференциальный сигнал - разни--- цу между истинным значением сигнала на инвертирующем входе и напр жением на неинвер.тирующем входе (с учетом приведенного к входу соответственного смещени  уровн ) - выходной ОУ усиливает в k раз на своем ыходе. Через обратную св зь по цепи: интег3395944

вый, второй и третий входы коррекции третьего операционного усилител  соединены соответственно с первым, вторым выводами и подвижным контактом второго корректирующего потенциометра , переключающий контакт дес того ключа соединен с вторым выводом третьего масштабного резистора и с

10 неинвертирующим входом первого операционного усилител .

На фиг. 1 приведена принципиальна  схема аналогового решающего узла; на фиг. 2 - эпюры импульсных на15 пр жейий управлени  процессом ре- ше.ни .

Устройство содержит операционные усилители 1-3, интегратор 4, конденсаторы 5 и 6 пам ти, масштабные резисторы 7-9, корректирующие потенциометры 10 и 11, управл емьй резистор 12 и ключи 13-23. На неинвертирующий вход входного ОУ непосредственно поступает напр жение сигнала с переключающего контакта ключа 13, размыкающий контакт которого соединен с входной клеммой узла, а замыкающий - с клеммой задани  начальных условий. Напр жение сигнала также поступает через общий резистор на инвертируюий вход одного из выходных ОУ, наод щегос  в рассматриваемый момент в паре с входным. При этом выходной

том усилени 

ратор, резистор, управл емый напр жением ., цепь коррекции смещени  уровн  входного ОУ осуществл етс  корректирующее изменение напр жени  на конденсаторе пам ти таким образом, чтобы свести к минимуму дифференциальный сигнал выходного ОУ, т.е. уменьшить погрешность. При этом компенсируютс 

все реально существующие на данный момент времени смещени  уровней в узле , вызываемые внутренней асимметрией ОУ, а также присутствующими конкретными величинами сигнала, температуры и напр жени  питани .

Интегратор, который выполн етс  на операционном усилителе, имеет свой уровень смещени . Поэтому во врем  коррекции интегратор создает на выходе узла (т.е. на своем входе напр жение , равное этому смещению. Однако это приходитс  делать через цепь, включающую в себ  выходной ОУ, переведенный на. врем  коррекции в режим с коэффициентом усилени  . В результате когда заканчиваетс  режим коррекции и зар да конденсатора пам ти до требуемой величины, выходной ОУ возвращаетс  в режим с коэффициентом , на выход узла транслируетс  напр жение сигнала, отличающеес 

от реального только

1 на г- часть

вели

чины смещени  уровн  интегратора, приведенного к входу. Например, если вз ть величину смещени  уровн  интегратора равной 1 , а коэффициент усилени  выходного то искажающа  величина напр жени  будет иметь пор док 1 10 В.

Б предлагаемом узле коррекци  и запись сигнала на конденсаторы пам ти совмещены по времени. Это позво- л ет упростить импульсную последовательность управлени  узлом при решении дифференциальных уравнений с помощью резистивной сетки.

В цепи коррекции выходных ОУ под- ключаютс  переменные резисторы по стандартным схемам дл  коррекции нулевого уровн  операционных усилителей . Но в предлагаемом узле резисторами задаетс  определенной величины искусственньй перекос нулевого уровн  и выбираетс  диапазон, при котором происходит автоматическа  коррекци  узла.При этом перекос нулевого уровн  выбираетс  с запасом из расчета , чтобы естественные процессы, измен ющие его величину (переменна  величина сигнала, температурный дрейф и др.), не смогли бы вывести узел из выбранного диапазона.

Устройство работает следующим образом.

Высокие уровни импульсных напр жений на фиг. 2 соответствуют воздействию физического фактора, перевод щего контакты ключей в положение , противоположное изображенному на фиг. 1. По шкале времени символами от t до t обозначены характерные моменты управлени  решающим

узлом.

f

В момент времени t напр жение с клеммы Начальные услови  поступает через замыкающий и переключающи

контакты ключа 13 на неинвертирующий вход ОУ и через резистор 9 и замыкающие контакты ключа 18 - на инвертирующий вход ОУ, который имеет в это врем  коэффициент усилени , определ емый соотнощением

k

номинал резистора 7 номанал резистора 9

+ 1

5

0

5

о

0

5

0

5

На неинвертирующий вход ОУ жение поступает с выхода ОУ 1

напр - через

ключ 14, и конденсатор 5 пам ти зар жаетс  до величины этого напр жени  через ключ 16. Ключи 16 и 17 при работе узла посто нно замкнуты, а размыкаютс  дл  лучшего сохранени  величины зар да на конденсаторах 5 и 6 лишь на врем  перерьшов в счете, например, дл  вьшода значений на цифропечать и др.

Усиленный в k раз дифференциальный сигнал с входов ОУ 2 поступает на вход интегратора 4 через ключ 20. Сигнал напр жени  с выхода интегратора 4 поступает на управл емьш резистор 12.

За период времени от t до t, происходит зар дка конденсатора 5 с одновременной автоматической коррекцией величины зар да с .учетом смещений ОУ 1, ОУ 2, интегратора 4, величины напр жени  сигнала, .прин того за начальное и др.

В момент времени t, происходит размыкание ключа 14 и напр жение на выходе ОУ 2 определ етс  значением скорректированного зар да на конденсаторе 5 пам ти. В момент времени t .это напр жение оказываетс  поданным на клемму Выход через размыкающий и переключающий контакты ключа 22. Клемма Выход. включена в резистив- ную сетку. С. учетом номиналов резисторов сетки и величин напр жений, поданных в нее другими решающими узлами , на клемме Выход формируетс  напр жение решени  первого шага по времени. Это напр жение подаетс  на неинвертирующий вход ОУ 1 и через резистор 9 и замыкающие контакты ключа 19 - на инвертирующий вход ОУЗ, который имеет в это врем  козффици- ент усилени , определ емый соотношением

номинал резистора о номинал резистора 9

+ 1.

На неинвертирующий вход ОУ 3 напр жение поступает с выхода ОУ 1 через ключ 15, конденсатор 6 пам ти зар жаетс  до величины этого напр жени  через ключ 17.

Усиленный в k раз дифферендиаль- ный сигнал с входа ОУ 3 поступает на вход интегратора 4 через ключ 21, За период времени от tj до t происходи зар дка конденсатора 6 с одновременной автоматической коррекцией величины зар да с учетом смещений ОУ 1, ОУ 3, интегратора 4, величины напр жени  первого шага решени . В момент

времени t,, происходит размыкание ключа 15, и напр жение на выходе ОУ 3 определ етс  значением скорректированного зар да на конденсаторе 6 пам ти . В момент времени t это напр жени  оказываетс  поданным на клемму Выход . через замыкающий и переключающий контакты ключа 22. В дальнейшем напр жени  решений на втором, третьем и т.д. шагах по времени получаютс  аналогичными циклами.

В предлагаемом решающем узле с помощью простых схемных решений достигаетс  высока  точность его работы Благодар  одновременной коррекции величины смещени  уровн , его температурного дрейфа во времени у всех ОУ узла, а также изменению величины смещени  уровн , возникающей за счет переменной величины сигнала, удаетс  достичь большой точности работы с аналоговыми величинами.

Claims (1)

1. Формула изобретени 

   Устройство дл  решени  дифференциальных уравнений, содержащее первый операционный усилитель, выход которого объединен с его инвертирующим входом и через замыкающие контакты первого и второго ключей соответственно соединен с неинвертирующими входами второго и третьего операционных усилителей, неинвертирующие входы второго и третьего операционных усилителей через замыкающие контакты третьего и четвертого ключей соответственно подключены к первым обкладкам первого и второго запоминающих конденсаторов, вторые обкладки которых соединены с шиной нулевого потенциала, инвертирующие входы второго и третьего операционных усили

   т 10

   15

   .

   20

   25

   3395948

   телей соединены соответственно с первыми вьюодами первого и второго масштабных резисторов и соответственно с переключающими контактами п того и шестого ключей, замыкающие контакты которых объединены и подключены к первому выводу третьего масштабного резистора, выход второго операци- онного усилител  соединен с вторым выводом первого масштабного резистора , с замыкающим контактом седьмо- 1ГО ключа и с размыкающим контактом восьмого ключа, переключающий контакт которого соединен с первым выходом устройства и с переключающим контактом дев того ключа, замыкающий контакт которого соединен с информационным входом устройства и с размыкающим контактом дес того ключа, замыкающий контакт которого соединен с входом задани  начальных условий, выход третьего операционного усилител  соединен с замыкающим контактом восьмого ключа, с вторым выводом второго масштабного резистора, с вто- |РЫМ выходом устройства и с замыкаю- щкм контактом одиннадцатого ключа, переключающие контакты седьмого и одиннадцатого ключей объединены и подключены к инвертирующему входу интегратора, неинвертирующий вход которого соединен с шиной нулевого потенциала , выход интегратора подключен к входу управл емого резистора, первый и второй выводы которого сое- ,динены соответственно с первым и вторым входами коррекции первого операционного усилител , отличающеес  тем, что, с целью повьше- ни  точности, в него введены первый и второй корректирующие потенциометры , причем первый, второй и третий входы коррекции второго операционного усилител  соединены соответственно с первым, вторым выводами и подвижным контактом первого корректирующего потенциометра, а первый, второй и третий входы коррекции третьего операционного усилител  соединены соответственно с первым, вторым вьшодами и подвижным контактом второго корректирующего потенциометра , переключающий контакт дес того ключа соединен с вторым выводом третьего масштабного резистора и с неинвертирукнцим входом первого операционного усилител .

   30

   35

   40

   45

   50

   55